公开(公告)号：JP2007273583A

公开(公告)日：2007-10-18

申请号：JP2006095178

申请日：2006-03-30

Applicant: Toshiba Corp ,  株式会社東芝

Inventor： SUZUKI DAIGO ,  KARASAWA JUN ,  TANAKA SHUSUKE

IPC: H05K3/46

CPC classification number: H05K1/186 ,  H05K1/0271 ,  H05K3/429 ,  H05K2201/0187 ,  H05K2201/09509 ,  H05K2201/10636 ,  Y02P70/611

Abstract: PROBLEM TO BE SOLVED: To provide a component built-in printed-wiring board having high connection reliability. SOLUTION: The component built-in printed-wiring board is provided, where it comprises a base 11 having a component packaging surface, a circuit component 20 packaged on the component packaging surface of the base 11, a stress relaxation material 40 for covering the circuit component 20, and other members 13 laminated on the base 11 via an insulating layer 12 for covering the stress relaxation material 40. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供具有高连接可靠性的部件内置印刷电路板。

解决方案：提供组件内置的印刷电路板，其中它包括具有部件封装表面的基座11，封装在基座11的部件封装表面上的电路部件20，用于 覆盖电路部件20以及通过用于覆盖应力松弛材料40的绝缘层12层压在基部11上的其它部件13.版权所有（C）2008，JPO＆INPIT

公开(公告)号：JP2007509591A

公开(公告)日：2007-04-12

申请号：JP2006538073

申请日：2004-10-18

Applicant: ハリス コーポレイションHarris Corporation

Inventor： スミス，トーマス，ピー ,  テベ，デニス，エル ,  プロヴォ，テリー ,  ルッジェーロ，ダラ

IPC: H01P11/00 ,  C03B29/00 ,  H01Q17/00 ,  H05K1/02 ,  H05K1/03 ,  H05K3/00 ,  H05K3/12

CPC classification number: H05K1/024 ,  H01P11/00 ,  H05K1/0306 ,  H05K3/0061 ,  H05K2201/0187 ,  H05K2203/0228 ,  H05K2203/0235 ,  Y10T29/49002 ,  Y10T29/49016 ,  Y10T29/49018 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49135 ,  Y10T29/49155

Abstract: 高周波回路のためのテクスチャーをもつ誘電体基板（４００）を製造するための方法。 本方法は、複数の誘電体基板材料を選択するステップ（１０４）を含みうる。 該誘電体基板材料のそれぞれは、他のどの誘電体基板材料の電気的性質の組み合わせとも異なる、明確に区別される電気的性質の組み合わせまたはセットをもつ。 それぞれ明確に区別される電気的性質のセットをもつ、少なくとも二つの型の明確に区別される領域からなるテクスチャーをもつ基板パターン（１０６）が選択される。 ここでそれぞれの明確に区別される領域は関心のある周波数における波長よりもずっと小さな大きさである。 前記誘電体基板材料（２０２、２０４）は、前記選択されたパターンの明確に区別される諸領域と調和する大きさおよび形にカットされ、複数の誘電体片（２０６、２０８）を形成する。 誘電体片は前記選択されたパターンに従ってベース板（３０２）上に配列されて、テクスチャーをもつ誘電体基板を形成する。

公开(公告)号：JP2006190924A

公开(公告)日：2006-07-20

申请号：JP2005103426

申请日：2005-03-31

Applicant: Samsung Electro Mech Co Ltd ,  三星電機株式会社

Inventor： KIM YOUNG WOO ,  MIN BYOUNG YOUL ,  RYU CHANG MYUNG ,  CHAE WOO LIM ,  HAN KIM

IPC: H05K1/16 ,  H01G2/06 ,  H05K3/42

CPC classification number: H05K1/162 ,  H05K3/0047 ,  H05K3/427 ,  H05K2201/0187 ,  H05K2201/09645 ,  H05K2201/09836 ,  H05K2201/09981 ,  H05K2203/1476 ,  Y10T29/49155 ,  Y10T29/49156

Abstract: PROBLEM TO BE SOLVED: To provide a printed board with built-in capacitor providing a capacitance having a high capacity by forming a long-sized built-in capacitor in an insulating layer and being capable of freely designing the capacity of the capacitance, and to provide a manufacturing method for the printed board. SOLUTION: A dielectric having a length longer than a width and being formed in a specified length, and the built-in capacitor having a first electrode and a second electrode formed on both side walls of the dielectric respectively in the longitudinal direction of the dielectric, are contained in the insulating layer. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：为了提供一种具有内置电容器的印刷电路板，通过在绝缘层中形成长尺寸的内置电容器并且能够自由地设计电容器的容量来提供具有高容量的电容 并且提供一种印刷电路板的制造方法。 解决方案：具有长度大于宽度并且以特定长度形成的长度的电介质，并且内置电容器具有分别在电介质的纵向方向上形成在电介质的两个侧壁上的第一电极和第二电极 电介质被包含在绝缘层中。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JPWO2004089049A1

公开(公告)日：2006-07-06

申请号：JP2005504202

申请日：2004-03-26

Applicant: Tdk株式会社 ,  Tdk株式会社

Inventor： 高谷　稔 ,  稔 高谷 ,  遠藤　敏一 ,  敏一 遠藤 ,  小更　恒 ,  恒 小更 ,  正美 佐々木 ,  正美 佐々木 ,  楫野　隆 ,  隆 楫野 ,  勝由 後藤 ,  勝由 後藤

IPC: H05K3/46 ,  H05K1/16

CPC classification number: H01L23/642 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/19015 ,  H05K1/162 ,  H05K1/165 ,  H05K3/4611 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/09672 ,  H05K2203/0537 ,  Y10T29/49126 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 複数の基材を積層してなりかつ複数種類の機能素子を基板内に備えた多層基板で、第一機能材料膜と第二機能材料膜を同一面に配し、第一および第二の機能材料膜により第一および第二機能素子をおのおの形成する。機能材料膜を薄膜法により転写用基板に形成し、基材に転写してもよい。

公开(公告)号：JP2005354070A

公开(公告)日：2005-12-22

申请号：JP2005168767

申请日：2005-06-08

Applicant: Samsung Electronics Co Ltd ,  三星電子株式会社Samsung Electronics Co.,Ltd.

Inventor： JEONG SE-YOUNG ,  OH SE YONG

IPC: H01L23/12 ,  H01L21/288 ,  H01L21/44 ,  H01L21/60 ,  H01L23/32 ,  H01L23/373 ,  H01L23/485 ,  H01L23/498 ,  H01L23/50 ,  H05K1/02 ,  H05K1/11 ,  H05K3/28 ,  H05K3/34

CPC classification number: H01L24/16 ,  H01L21/2885 ,  H01L23/3735 ,  H01L23/49816 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05026 ,  H01L2224/05085 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05548 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/351 ,  H05K1/0271 ,  H05K1/113 ,  H05K3/28 ,  H05K3/3436 ,  H05K2201/0133 ,  H05K2201/0187 ,  H05K2201/0373 ,  H05K2201/09436 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2924/00014

Abstract: PROBLEM TO BE SOLVED: To provide a printed circuit board which can enhance solder joint reliability, and a semiconductor package module using it. SOLUTION: A printed circuit board for a semiconductor package module comprises: a multilayer printed circuit board having a laminated structure with alternating insulating layers and printed circuit patterns; a first terminal which is a portion of one printed circuit pattern exposed to the outside of the printed circuit board and is to be connected to solder balls of a semiconductor package; a second terminal which is a portion of one printed circuit pattern exposed to the outside of the printed circuit board and has a function to be connected to another printed circuit board; and a buffer layer made of a photosensitive material, which functions as an insulating layer formed under the first terminal and can absorb the stress generated by the difference between the thermal expansion coefficient of the semiconductor package and that of the first terminal. A semiconductor package module has the printed circuit board and the semiconductor package mounted on the printed circuit board. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：提供可以提高焊点可靠性的印刷电路板，以及使用它的半导体封装模块。 解决方案：一种用于半导体封装模块的印刷电路板，包括：具有交替绝缘层和印刷电路图案的叠层结构的多层印刷电路板; 第一端子，其是暴露于印刷电路板的外部并且连接到半导体封装的焊球的一个印刷电路图案的一部分; 第二端子，其是暴露于印刷电路板的外部的一个印刷电路图案的一部分，并且具有连接到另一个印刷电路板的功能; 以及由感光材料制成的缓冲层，其作为形成在第一端子下方的绝缘层，并且可以吸收由半导体封装的热膨胀系数与第一端子的热膨胀系数之间的差产生的应力。 半导体封装模块具有安装在印刷电路板上的印刷电路板和半导体封装。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP2005244070A

公开(公告)日：2005-09-08

申请号：JP2004054271

申请日：2004-02-27

Applicant: Tdk Corp ,  Tdk株式会社

Inventor： HATANAKA KIYOSHI ,  NISHINO HARUO ,  NINOMIYA HIDEAKI

IPC: C04B35/622 ,  C04B35/00 ,  C04B35/495 ,  H01G4/06 ,  H01G4/20 ,  H05K1/03 ,  H05K1/09 ,  H05K1/16 ,  H05K3/00 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K1/0306 ,  H05K3/005 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0187 ,  Y10T29/49155 ,  Y10T29/49162 ,  Y10T29/49163 ,  Y10T29/49165 ,  Y10T156/1056 ,  Y10T156/1057 ,  Y10T428/24322

Abstract: PROBLEM TO BE SOLVED: To enhance flexibility of design, by electrically connecting different dielectric bodies in the direction of sheet principal plane in a multilayer ceramic substrate, to form the dielectric bodies in a required size only in required portion, in order to make the multilayer ceramic substrate compact, and to allow the use of a variety of dielectric bodies. SOLUTION: The multilayer ceramic substrate is made by stacking a plurality of ceramic substrates, including different material composite ceramic substrates which are such that a second ceramic substrate is set in through-holes of a first ceramic substrate, and the front and rear surfaces are flattened. Conductor layers are formed at such portions of the interfaces of the different material composite ceramic substrates straddling the boundaries, between the first ceramic substrate and the second ceramic substrate. COPYRIGHT: (C)2005,JPO&NCIPI

Abstract translation: 要解决的问题：为了提高设计的灵活性，通过在多层陶瓷基板中将不同电介质体沿片材主平面的方向电连接，以仅在所需部分形成所需尺寸的电介质体，以便 使多层陶瓷基板紧凑，并允许使用各种介电体。 解决方案：多层陶瓷衬底通过堆叠多个陶瓷衬底而制成，所述多个陶瓷衬底包括不同材料的复合陶瓷衬底，使得第二陶瓷衬底设置在第一陶瓷衬底的通孔中，并且前后 表面变平。 在第一陶瓷基板和第二陶瓷基板之间的跨越边界的不同材料复合陶瓷基板的界面的这些部分处形成导体层。 版权所有（C）2005，JPO＆NCIPI

公开(公告)号：JP3666752B2

公开(公告)日：2005-06-29

申请号：JP2003511455

申请日：2002-06-24

Applicant: ヴァイアシステムズ グループ インコーポレイテッドViasystems Group, Inc.

Inventor： ジョセフ エー．エー．，エム． ツァーン，

IPC: G02B6/122 ,  G02B6/13 ,  G02B6/138 ,  G02B6/43 ,  H05K1/02 ,  H05K3/00 ,  H05K3/38 ,  H05K3/46

CPC classification number: G02B6/43 ,  G02B6/138 ,  H05K1/0274 ,  H05K3/0008 ,  H05K3/0032 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/0195 ,  H05K2201/09918

公开(公告)号：JP3610339B2

公开(公告)日：2005-01-12

申请号：JP2001510513

申请日：2000-07-13

Applicant: インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： ラッセル、デビッド ,  ローファ、ジョン

IPC: H01L23/12 ,  H01F17/00 ,  H01F41/04 ,  H05K1/09 ,  H05K1/16 ,  H05K3/00 ,  H05K3/38 ,  H05K3/40 ,  H05K3/46

CPC classification number: H01F41/041 ,  H01F17/0033 ,  H05K1/095 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K3/0023 ,  H05K3/386 ,  H05K3/4069 ,  H05K3/4644 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/0209 ,  H05K2201/0367 ,  H05K2201/086 ,  H05K2201/09563 ,  H05K2201/097 ,  H05K2201/09881 ,  H05K2203/0568 ,  H05K2203/1453 ,  H05K2203/1461 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49169 ,  Y10T428/24917 ,  Y10T428/2495 ,  Y10T428/24967 ,  Y10T428/24975

公开(公告)号：JP2004343995A

公开(公告)日：2004-12-02

申请号：JP2004141323

申请日：2004-05-11

Applicant: Friwo Mobile Power Gmbh ,  エフアールアイダブリューオー モバイル パワー ゲーエムベーハー

Inventor： BOTHE MICHAEL ,  MOERBE STEFAN ,  BECKS MICHAEL ,  GRAD PETER

IPC: H02M3/28 ,  H01F27/28 ,  H05K1/03 ,  H05K1/14 ,  H05K1/16 ,  H05K1/18

CPC classification number: H05K1/144 ,  H01F27/2804 ,  H05K1/0306 ,  H05K1/142 ,  H05K1/162 ,  H05K1/167 ,  H05K1/181 ,  H05K2201/0187 ,  H05K2201/043 ,  H05K2201/1003 ,  H05K2201/10083

Abstract: PROBLEM TO BE SOLVED: To provide a power circuit which is of reduced size and of increased power density and has higher flexibility in formation of a safe distance between a primary circuit and a secondary circuit.
SOLUTION: The power circuit 100 has at least one transformer 106 connected with the primary circuit 102 and the secondary circuit 104. The power circuit 100 is manufactured as follows: the primary circuit 102 and the secondary circuit 104 are mounted on circuit carriers 110, 114, and 118 and a lead frame 122. The circuit carriers 110, 114, and 118 and the lead frame 122 are mechanically and electrically joined with each other. The circuit carriers and the lead frame are disposed on at least two different planes and preferably disposed so that they are in parallel with each other or they cross each other.
COPYRIGHT: (C)2005,JPO&NCIPI

公开(公告)号：JP2004505469A

公开(公告)日：2004-02-19

申请号：JP2002516833

申请日：2001-07-26

Applicant: インテル・コーポレーション

Inventor： チャクラボーティ，キショア

IPC: H05K3/46 ,  H01L23/12 ,  H01L23/13 ,  H01L23/498 ,  H01L23/50 ,  H05K1/03 ,  H05K1/11 ,  H05K1/16 ,  H05K1/18

CPC classification number: H01L23/50 ,  H01L23/49822 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/09701 ,  H01L2924/15311 ,  H05K1/0306 ,  H05K1/112 ,  H05K1/162 ,  H05K1/185 ,  H05K3/4611 ,  H05K3/4629 ,  H05K3/4688 ,  H05K2201/0187 ,  H05K2201/049 ,  H05K2201/10674 ,  H05K2201/10734 ,  H01L2224/05599

Abstract: スイッチングノイズを減少するために、集積回路のダイの電源端子は、多層セラミック基板内に埋め込まれた少なくとも１つのキャパシタのそれぞれの端子に結合可能である。 １つの実施例において、このキャパシタは少なくとも１つの高誘電率層よりなる。 別の実施例において、幾つかの高誘電率層が導電層と互い違いに形成されている。 或いは、このキャパシタを、埋め込まれた少なくとも１つの個別キャパシタで形成してもよい。 電子システム、データ処理システム及び種々の製造方法も記載されている。