公开(公告)号：US09129817B2

公开(公告)日：2015-09-08

申请号：US13801623

申请日：2013-03-13

申请人： Adel A. Elsherbini ,  Kevin P. O'Brien ,  Henning Braunisch ,  Krishna Bharath

发明人： Adel A. Elsherbini ,  Kevin P. O'Brien ,  Henning Braunisch ,  Krishna Bharath

IPC分类号： H01L27/08 ,  H01L27/06 ,  H01L23/64 ,  H01L25/16 ,  H01L27/01 ,  H01L49/02

CPC分类号： H01L27/06 ,  H01F17/0006 ,  H01F2017/0066 ,  H01L23/64 ,  H01L25/16 ,  H01L27/016 ,  H01L28/10 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor packages including magnetic core inductor (MCI) structures for integrated voltage regulators are described. In an example, a semiconductor package includes a package substrate and a semiconductor die coupled to a first surface of the package substrate. The semiconductor die has a first plurality of metal-insulator-metal (MIM) capacitor layers thereon. The semiconductor package also includes a magnetic core inductor (MCI) die coupled to a second surface of the package substrate. The MCI die includes one or more slotted inductors and has a second plurality of MIM capacitor layers thereon.

摘要翻译： 描述了包括集成稳压器的磁芯电感（MCI）结构的半导体封装。 在一个示例中，半导体封装包括封装衬底和耦合到封装衬底的第一表面的半导体管芯。 半导体管芯在其上具有第一多个金属 - 绝缘体 - 金属（MIM）电容器层。 半导体封装还包括耦合到封装衬底的第二表面的磁芯电感器（MCI）裸芯片。 MCI管芯包括一个或多个开槽电感器，并且其上具有第二多个MIM电容器层。

公开(公告)号：US20130272649A1

公开(公告)日：2013-10-17

申请号：US13995136

申请日：2011-11-16

申请人： Henning Braunisch ,  Shawna M. Liff ,  Peter L. Chang

发明人： Henning Braunisch ,  Shawna M. Liff ,  Peter L. Chang

IPC分类号： G02B6/12 ,  G02B6/46

CPC分类号： G02B6/4261 ,  G02B6/12 ,  G02B6/4201 ,  G02B6/4239 ,  G02B6/4246 ,  G02B6/4256 ,  G02B6/4257 ,  G02B6/4269 ,  G02B6/4278 ,  G02B6/4292 ,  G02B6/46 ,  Y10T29/49128

摘要： Embodiments of the present disclosure provide optical connection techniques and configurations. In one embodiment, an apparatus includes a receptacle for mounting on a surface of a package substrate, the receptacle having a pluggable surface to receive an optical coupler plug such that the optical coupler plug is optically aligned with one or more optical apertures of an optoelectronic assembly that is configured to emit and/or receive light using the one or more optical apertures in a direction that is substantially perpendicular to the surface of the package substrate when the optoelectronic assembly is affixed to the package substrate. Other embodiments may be described and/or claimed.

摘要翻译： 本公开的实施例提供光学连接技术和配置。 在一个实施例中，一种装置包括用于安装在封装基板的表面上的插座，该插座具有可插接表面以接收光耦合器插头，使得光耦合器插头与光电组件的一个或多个光学孔径光学对准 其被配置为当所述光电组件固定到所述封装衬底时，使用所述一个或多个光学孔在基本上垂直于所述封装衬底的表面的方向上发射和/或接收光。 可以描述和/或要求保护其他实施例。

公开(公告)号：US08227904B2

公开(公告)日：2012-07-24

申请号：US12459007

申请日：2009-06-24

申请人： Henning Braunisch ,  Chia-Pin Chiu ,  Aleksandar Aleksov ,  Hinmeng Au ,  Stefanie M. Lotz ,  Johanna M. Swan ,  Sujit Sharan

发明人： Henning Braunisch ,  Chia-Pin Chiu ,  Aleksandar Aleksov ,  Hinmeng Au ,  Stefanie M. Lotz ,  Johanna M. Swan ,  Sujit Sharan

IPC分类号： H01L23/538

CPC分类号： H01L23/5385 ,  H01L21/6835 ,  H01L23/13 ,  H01L24/14 ,  H01L24/17 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/13099 ,  H01L2224/1403 ,  H01L2224/141 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/81001 ,  H01L2224/81005 ,  H01L2224/81801 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06562 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01076 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/15153 ,  H01L2924/19107 ,  H01L2924/351 ,  H01L2924/00

摘要： A multi-chip package includes a substrate (110) having a first side (111), an opposing second side (112), and a third side (213) that extends from the first side to the second side, a first die (120) attached to the first side of the substrate and a second die (130) attached to the first side of the substrate, and a bridge (140) adjacent to the third side of the substrate and attached to the first die and to the second die. No portion of the substrate is underneath the bridge. The bridge creates a connection between the first die and the second die. Alternatively, the bridge may be disposed in a cavity (615, 915) in the substrate or between the substrate and a die layer (750). The bridge may constitute an active die and may be attached to the substrate using wirebonds (241, 841, 1141, 1541).

摘要翻译： 多芯片封装包括具有第一侧面（111），相对的第二侧面（112）和从第一侧向第二侧延伸的第三侧面（213）的基板（110），第一模具（120） ）和附接到所述基板的第一侧的第二模具（130），以及邻近所述基板的第三侧并连接到所述第一模具和所述第二模具的桥接件（140） 。 基板的任何部分都不在桥下。 该桥在第一管芯和第二管芯之间形成连接。 或者，桥可以设置在衬底中的空腔（615,915）中，或者设置在衬底和裸片层（750）之间。 该桥可以构成一个有源管芯，并且可以使用引线键连接到衬底（241,841,1141,1541）。

公开(公告)号：US08188594B2

公开(公告)日：2012-05-29

申请号：US12587175

申请日：2009-10-01

申请人： Sanka Ganesan ,  Kemal Aygun ,  Chandrashekhar Ramaswamy ,  Eric Palmer ,  Henning Braunisch

发明人： Sanka Ganesan ,  Kemal Aygun ,  Chandrashekhar Ramaswamy ,  Eric Palmer ,  Henning Braunisch

IPC分类号： H01L23/34 ,  H01L23/10 ,  H01L23/28 ,  H01L23/495 ,  H01L23/48 ,  H01L23/52 ,  H01L23/04

CPC分类号： H01L23/34 ,  H01L23/367 ,  H01L23/498 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/50 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/19032 ,  H01L2224/0401

摘要： A high-speed I/O trace is part of an I/O package architecture for an integrated circuit package substrate. The integrated circuit package substrate includes an integrated heat spreader footprint on a die-side and the I/O trace to couple with an IC device to be disposed inside the IHS footprint. The I/O trace includes a pin-out terminal outside the IHS footprint to couple to an IC device to be disposed outside the IHS footprint. The high-speed I/O trace can sustain a data flow rate from a processor in a range from 5 gigabits per second (Gb/s) to 40 Gb/s.

摘要翻译： 高速I / O迹线是集成电路封装基板的I / O封装架构的一部分。 集成电路封装衬底包括在芯片侧的集成的散热器占地面积，并且I / O迹线与要设置在IHS占地面积内的IC器件耦合。 I / O跟踪包括IHS封装之外的引脚输出端子，以连接到要设置在IHS占用空间之外的IC器件。 高速I / O跟踪可以维持从5吉比特每秒（Gb / s）到40 Gb / s的处理器的数据流速。

公开(公告)号：US20120007211A1

公开(公告)日：2012-01-12

申请号：US12830547

申请日：2010-07-06

申请人： Aleksandar Aleksov ,  Arnab Sarkar ,  Henning Braunisch ,  Jerry R. Bautista

发明人： Aleksandar Aleksov ,  Arnab Sarkar ,  Henning Braunisch ,  Jerry R. Bautista

IPC分类号： H01L27/10 ,  H01L21/50

CPC分类号： H01L21/78 ,  H01L22/32 ,  H01L23/52 ,  H01L23/585 ,  H01L24/05 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/16145 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

摘要： The present disclosure relates to the field of microelectronic die packaging, particularly multi-chip packaging, wherein on-substrate modularity is enabled by using in-street die-to-die interconnects to facilitate signal routing between microelectronic dice. These in-street die-to-die interconnects may allow for manufacturing of several products on a single microelectronic substrate, which may lead to improved microelectronic die and/or microelectronic module harvesting and increased product yields.

摘要翻译： 本公开内容涉及微电子管芯封装领域，特别是多芯片封装，其中通过使用街道芯片间管芯互连以实现微电子管芯之间的信号路由，能够实现基板上的模块化。 这些在街头的模 - 芯互连可以允许在单个微电子衬底上制造几个产品，这可以导致改进的微电子管芯和/或微电子模块收获和增加的产品产量。

公开(公告)号：US07705447B2

公开(公告)日：2010-04-27

申请号：US12286212

申请日：2008-09-29

申请人： Sanka Ganesan ,  Kemal Aygun ,  Chandrashekhar Ramaswamy ,  Eric Palmer ,  Henning Braunisch

发明人： Sanka Ganesan ,  Kemal Aygun ,  Chandrashekhar Ramaswamy ,  Eric Palmer ,  Henning Braunisch

IPC分类号： H01L23/34 ,  H01L23/495 ,  H01L23/10 ,  H01L23/28

CPC分类号： H01L23/34 ,  H01L23/367 ,  H01L23/498 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/50 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/19032 ,  H01L2224/0401

摘要： A high-speed I/O trace is part of an I/O package architecture for an integrated circuit package substrate. The integrated circuit package substrate includes an integrated heat spreader footprint on a die-side and the I/O trace to couple with an IC device to be disposed inside the IHS footprint. The I/O trace includes a pin-out terminal outside the IHS footprint to couple to an IC device to be disposed outside the IHS footprint. The high-speed I/O trace can sustain a data flow rate from a processor in a range from 5 gigabits per second (Gb/s) to 40 Gb/s.

公开(公告)号：US20090244873A1

公开(公告)日：2009-10-01

申请号：US12054777

申请日：2008-03-25

申请人： Daoqiang LU ,  Johanna Swan ,  Henning Braunisch

发明人： Daoqiang LU ,  Johanna Swan ,  Henning Braunisch

IPC分类号： H05K7/02 ,  H01L21/60

CPC分类号： H01S5/0261 ,  H01L24/13 ,  H01L24/16 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/10253 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49165 ,  H01L2924/00012 ,  H01L2924/00

摘要： A method for aligning at least two photonic components over an interposer, and an optical package that may align such components. The method may include providing an interposer; fabricating electrical conductors passing from one surface of the interposer to an opposite surface of the interposer at selected contact positions; soldering the photonic components over the selected contact positions on the first surface, while allowing solder self-alignment. Other embodiments are described and claimed.

摘要翻译： 一种用于使插入器上的至少两个光子分量对准的方法，以及可以对准这些部件的光学封装。 该方法可以包括提供插入器; 制造从所述插入件的一个表面到选定的接触位置处的所述插入件的相对表面的电导体; 将光子组件焊接在第一表面上所选择的接触位置上，同时允许焊料自对准。 描述和要求保护其他实施例。

公开(公告)号：US20090201113A1

公开(公告)日：2009-08-13

申请号：US12428430

申请日：2009-04-22

申请人： Ankur Mohan Crawford ,  Henning Braunisch ,  Rajendran Nair ,  Gilroy Vandentop ,  Shan X. Wang

发明人： Ankur Mohan Crawford ,  Henning Braunisch ,  Rajendran Nair ,  Gilroy Vandentop ,  Shan X. Wang

IPC分类号： H01F21/02 ,  H01F17/04

CPC分类号： H01L23/645 ,  H01F17/0033 ,  H01F41/046 ,  H01L23/49822 ,  H01L28/10 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/3011 ,  H05K1/0373 ,  H05K1/165 ,  H05K3/4644 ,  H05K2201/086 ,  H05K2201/09563 ,  H01L2224/0401

摘要： An inductor structure comprised of a magnetic section and a single turn solenoid. The single turn solenoid to contain within a portion of the magnetic section and circumscribed by the magnetic section.

摘要翻译： 一个电感结构，由一个磁性部分和一个单一的旋转螺线管组成。 单转螺线管包含在磁性部分的一部分内并由磁性部分限定。

公开(公告)号：US07518238B2

公开(公告)日：2009-04-14

申请号：US11292893

申请日：2005-12-02

申请人： Daoqiang Lu ,  Henning Braunisch

发明人： Daoqiang Lu ,  Henning Braunisch

IPC分类号： H01L23/12 ,  H01L21/48

CPC分类号： H05K3/301 ,  H01L23/49833 ,  H01L23/4985 ,  H01L24/16 ,  H01L24/73 ,  H01L2224/13 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15192 ,  H05K3/341 ,  H05K3/361 ,  H05K3/365 ,  H05K2201/10393 ,  H05K2203/048 ,  H01L2924/014

摘要： A substrate may receive an integrated circuit and a flex circuit on the same side in the same vertical direction. In addition, in some embodiments, a flex circuit adapter and the integrated circuit may be surface mounted in one operation.

摘要翻译： 衬底可以在同一垂直方向上的同一侧上接收集成电路和柔性电路。 此外，在一些实施例中，柔性电路适配器和集成电路可以在一个操作中被表面安装。

公开(公告)号：US20090001528A1

公开(公告)日：2009-01-01

申请号：US11823400

申请日：2007-06-27

申请人： Henning Braunisch ,  Daniel Lu

发明人： Henning Braunisch ,  Daniel Lu

IPC分类号： H01L23/552 ,  H01L23/36

CPC分类号： H01L23/49833 ,  H01L23/13 ,  H01L23/50 ,  H01L23/647 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2924/01019 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/3011

摘要： In one embodiment, the present invention includes a coreless substrate to provide a power net connection and a ground net connection to a semiconductor die, which is electrically coupled to the substrate, and a stiffener surrounding the semiconductor die and electrically coupled to the substrate to provide a lateral current path to the semiconductor die. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一个无芯基板，用于提供与该基板电耦合的半导体管芯的电网连接和接地网连接，以及围绕该半导体管芯并与该基板电耦合以提供 到半导体管芯的横向电流通路。 描述和要求保护其他实施例。