公开(公告)号：US20120138897A1

公开(公告)日：2012-06-07

申请号：US12960237

申请日：2010-12-03

申请人： Chin-Hsiang Lin ,  Jeff J. Xu ,  Pang-Yen Tsai

发明人： Chin-Hsiang Lin ,  Jeff J. Xu ,  Pang-Yen Tsai

IPC分类号： H01L29/165 ,  H01L21/205

CPC分类号： H01L29/66575 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/7849

摘要： Various source/drain stressors that can enhance carrier mobility, and methods for manufacturing the same, are disclosed. An exemplary source/drain stressor includes a seed layer of a first material disposed over a substrate of a second material, the first material being different than the second material; a relaxed epitaxial layer disposed over the seed layer; and an epitaxial layer disposed over the relaxed epitaxial layer.

摘要翻译： 公开了可以增强载流子迁移率的各种源极/漏极应力源及其制造方法。 示例性源极/漏极应力器包括设置在第二材料的衬底上的第一材料的种子层，第一材料不同于第二材料; 设置在种子层上的松弛外延层; 以及设置在松弛外延层上的外延层。

公开(公告)号：US08629426B2

公开(公告)日：2014-01-14

申请号：US12960237

申请日：2010-12-03

申请人： Chin-Hsiang Lin ,  Jeff J. Xu ,  Pang-Yen Tsai

发明人： Chin-Hsiang Lin ,  Jeff J. Xu ,  Pang-Yen Tsai

IPC分类号： H01L21/00

CPC分类号： H01L29/66575 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/7849

摘要： Various source/drain stressors that can enhance carrier mobility, and methods for manufacturing the same, are disclosed. An exemplary source/drain stressor includes a seed layer of a first material disposed over a substrate of a second material, the first material being different than the second material; a relaxed epitaxial layer disposed over the seed layer; and an epitaxial layer disposed over the relaxed epitaxial layer.

摘要翻译： 公开了可以增强载流子迁移率的各种源极/漏极应力源及其制造方法。 示例性源极/漏极应力器包括设置在第二材料的衬底上的第一材料的种子层，第一材料不同于第二材料; 设置在种子层上的松弛外延层; 以及设置在松弛外延层上的外延层。

公开(公告)号：US08648400B2

公开(公告)日：2014-02-11

申请号：US13247507

申请日：2011-09-28

申请人： Jeff J. Xu

发明人： Jeff J. Xu

IPC分类号： H01L29/78

CPC分类号： H01L29/66795

摘要： The present disclosure provides a FinFET element. The FinFET element includes a germanium-FinFET element (e.g., a multi-gate device including a Ge-fin). In one embodiment, device includes a fin having a first portion including Ge and a second portion, underlying the first portion and including an insulating material (e.g., silicon dioxide). A gate structure may be formed on the fin.

摘要翻译： 本发明提供一种FinFET元件。 FinFET元件包括锗-FnFET元件（例如，包括Ge鳍的多栅极器件）。 在一个实施例中，装置包括翅片，其具有包括Ge和第二部分的第一部分，位于第一部分下方并且包括绝缘材料（例如，二氧化硅）。 可以在翅片上形成栅极结构。

公开(公告)号：US08470659B2

公开(公告)日：2013-06-25

申请号：US13595599

申请日：2012-08-27

申请人： Liang-Gi Yao ,  Chun-Hu Cheng ,  Chen-Yi Lee ,  Jeff J. Xu ,  Clement Hsingjen Wann

发明人： Liang-Gi Yao ,  Chun-Hu Cheng ,  Chen-Yi Lee ,  Jeff J. Xu ,  Clement Hsingjen Wann

IPC分类号： H01L21/8249

CPC分类号： H01L29/513 ,  H01L21/02172 ,  H01L21/022 ,  H01L21/28158 ,  H01L21/28211 ,  H01L21/283 ,  H01L29/42364 ,  H01L29/517 ,  H01L29/78

摘要： This description relates to a method including forming an interfacial layer over a semiconductor substrate. The method further includes etching back the interfacial layer. The method further includes performing an ultraviolet (UV) curing process on the interfacial layer. The UV curing process includes supplying a gas flow rate ranging from 10 standard cubic centimeters per minute (sccm) to 5 standard liters per minute (slm), wherein the gas comprises inert gas, and heating the interfacial layer at a temperature less than or equal to 700° C. The method further includes depositing a high-k dielectric material over the interfacial layer.

摘要翻译： 该描述涉及包括在半导体衬底上形成界面层的方法。 该方法还包括蚀刻回界面层。 该方法还包括在界面层上进行紫外线（UV）固化过程。 UV固化方法包括将每分钟10标准立方厘米（sccm）的气体流速提供到5标准升/分钟（slm），其中气体包括惰性气体，并且在小于或等于的温度下加热界面层 至700℃。该方法还包括在界面层上沉积高k介电材料。

公开(公告)号：US08415718B2

公开(公告)日：2013-04-09

申请号：US12784207

申请日：2010-05-20

申请人： Jeff J. Xu

发明人： Jeff J. Xu

IPC分类号： H01L27/085

CPC分类号： H01L29/7848 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02521 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/3065 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/84 ,  H01L21/845 ,  H01L29/045 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/20 ,  H01L29/32 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7851

摘要： The present disclosure provides a method of fabricating a semiconductor device that includes providing a semiconductor substrate, forming a trench in the substrate, where a bottom surface of the trench has a first crystal plane orientation and a side surface of the trench has a second crystal plane orientation, and epitaxially (epi) growing a semiconductor material in the trench. The epi process utilizes an etch component. A first growth rate on the first crystal plane orientation is different from a second growth rate on the second crystal plane orientation.

公开(公告)号：US20120104472A1

公开(公告)日：2012-05-03

申请号：US12917902

申请日：2010-11-02

申请人： Jeff J. Xu ,  Chih-Hao Chang

发明人： Jeff J. Xu ,  Chih-Hao Chang

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L27/0886 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： A FinFET device and method for fabricating a FinFET device is disclosed. An exemplary method includes providing a semiconductor substrate; forming a first fin structure and a second fin structure over the semiconductor substrate; forming a gate structure over a portion of the first and second fin structures, such that the gate structure traverses the first and second fin structures; epitaxially growing a first semiconductor material on exposed portions of the first and second fin structures, such that the exposed portions of the first and second fin structures are merged together; and epitaxially growing a second semiconductor material over the first semiconductor material.

摘要翻译： 公开了一种用于制造FinFET器件的FinFET器件和方法。 一种示例性方法包括提供半导体衬底; 在半导体衬底上形成第一鳍结构和第二鳍结构; 在所述第一和第二鳍结构的一部分上形成栅极结构，使得所述栅极结构穿过所述第一鳍结构和所述第二鳍结构; 在第一和第二鳍结构的暴露部分上外延生长第一半导体材料，使得第一鳍结构和第二鳍结构的暴露部分合并在一起; 并且在所述第一半导体材料上外延生长第二半导体材料。

公开(公告)号：US08124537B2

公开(公告)日：2012-02-28

申请号：US12029834

申请日：2008-02-12

申请人： Chun-Hung Lee ,  Chia-Chi Chung ,  Hsin-Chih Chen ,  Jeff J. Xu ,  Neng-Kuo Chen

发明人： Chun-Hung Lee ,  Chia-Chi Chung ,  Hsin-Chih Chen ,  Jeff J. Xu ,  Neng-Kuo Chen

IPC分类号： H01L21/311 ,  H01L21/302 ,  H01L21/461 ,  B44C1/22 ,  C03C15/00 ,  C03C25/68 ,  C23F1/00

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139

摘要： A method is disclosed for etching an integrated circuit structure within a trench. A layer to be etched is applied over the structure and within the trench. A CF-based polymer is deposited over the layer to be etched followed by deposition of a capping layer of SiOCl-based polymer. The CF-based polymer reduces the width of the trench to such an extent that little or no SiOCl-based polymer is deposited at the bottom of the trench. An O2 plasma etch is performed to etch through the CF-based polymer at the bottom of the trench. The O2 plasma etch has little effect on the SiOCl-based polymer, the thus the upper surfaces of the structure remain covered with polymer. Thus, these upper surfaces remain fully protected during subsequent etching of the layer to be etched.

摘要翻译： 公开了一种用于蚀刻沟槽内的集成电路结构的方法。 待蚀刻的层被施加在结构之上和沟槽内。 将CF基聚合物沉积在待蚀刻的层上，随后沉积SiOCl基聚合物的覆盖层。 基于CF的聚合物将沟槽的宽度减小到在沟槽底部沉积少量或不存在SiOCl基聚合物的程度。 执行O2等离子体蚀刻以在沟槽的底部蚀刻通过CF基聚合物。 O2等离子体蚀刻对SiOCl基聚合物几乎没有影响，因此结构的上表面保持被聚合物覆盖。 因此，在随后蚀刻待蚀刻的层期间，这些上表面保持完全保护。

公开(公告)号：US20090035902A1

公开(公告)日：2009-02-05

申请号：US11831031

申请日：2007-07-31

申请人： Jeff J. Xu ,  Anthony Yen ,  Chia-Ta Hsieh ,  Chia-Chi Chung ,  Cheng-Ming Lin

发明人： Jeff J. Xu ,  Anthony Yen ,  Chia-Ta Hsieh ,  Chia-Chi Chung ,  Cheng-Ming Lin

IPC分类号： H01L21/336

CPC分类号： H01L21/823468 ,  H01L27/105 ,  H01L27/1052

摘要： Provided is a method of fabricating a memory device. A substrate including an array region and a peripheral region is provided. A first feature and a second feature are formed in the array region. The first feature and the second feature have a first pitch. A plurality of spacers abutting each of the first feature and the second feature are formed. The plurality of spacers have a second pitch. A third feature in the peripheral region and a fourth and fifth feature in the array region are formed concurrently. The forth and fifth feature have the second pitch.

摘要翻译： 提供一种制造存储器件的方法。 提供了包括阵列区域和外围区域的基板。 第一特征和第二特征形成在阵列区域中。 第一特征和第二特征具有第一音调。 形成邻接第一特征和第二特征的多个间隔件。 多个间隔件具有第二间距。 外围区域的第三特征和阵列区域中的第四和第五特征同时形成。 第四和第五特征具有第二音调。

公开(公告)号：US20090001057A1

公开(公告)日：2009-01-01

申请号：US11824503

申请日：2007-06-29

申请人： Cheng-Hsin Ma ,  Jeff J. Xu

发明人： Cheng-Hsin Ma ,  Jeff J. Xu

IPC分类号： B23K10/00

CPC分类号： H01L21/67253 ,  H01L21/67069 ,  H01L22/12

摘要： In one embodiment, a system to measure changes and a dual damascene trench depth, comprises a power source, and impedance matching network coupled to the power source and to an electrode, a radio frequency sensor coupled to the impedance matching network, and a controller to establish a baseline correlation between a plasma impedance and the dual damascene trench depth, and use the baseline correlation to measure changes in the dual damascene trench depth.

摘要翻译： 在一个实施例中，测量变化和双镶嵌沟槽深度的系统包括耦合到电源和电极的电源和阻抗匹配网络，耦合到阻抗匹配网络的射频传感器，以及控制器 建立等离子体阻抗与双镶嵌槽深度之间的基线相关性，并使用基线相关度来测量双镶嵌槽深度的变化。

公开(公告)号：US08334570B2

公开(公告)日：2012-12-18

申请号：US13041066

申请日：2011-03-04

申请人： Jeff J. Xu ,  Clement H. Wann ,  Chi Cheh Yeh ,  Chi-Sheng Chang

发明人： Jeff J. Xu ,  Clement H. Wann ,  Chi Cheh Yeh ,  Chi-Sheng Chang

IPC分类号： H01L27/092

CPC分类号： H01L21/845 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

摘要： A CMOS FinFET semiconductor device provides an NMOS FinFET device that includes a compressive stress metal gate layer over semiconductor fins and a PMOS FinFET device that includes a tensile stress metal gate layer over semiconductor fins. A process for forming the same includes a selective annealing process that selectively converts a compressive metal gate film formed over the PMOS device to the tensile stress metal gate film.

摘要翻译： CMOS FinFET半导体器件提供了一种NMOS FinFET器件，其包括半导体鳍片上的压应力金属栅极层和包括半导体鳍片上的拉应力金属栅极层的PMOS FinFET器件。 其形成方法包括选择性退火工艺，其选择性地将形成在PMOS器件上的压电金属栅极膜转换为拉伸应力金属栅极膜。