公开(公告)号：US20130093452A1

公开(公告)日：2013-04-18

申请号：US13273633

申请日：2011-10-14

申请人： Sandeep Kumar GOEL ,  Mill-Jer WANG

发明人： Sandeep Kumar GOEL ,  Mill-Jer WANG

IPC分类号： G01R31/00

CPC分类号： G01R31/2889 ,  G01R1/0408 ,  G01R1/07342 ,  G01R31/31908

摘要： A method of probe card partitioning for testing an integrated circuit die includes providing a first probe card partition layout having a first number of distinct sections. Each distinct section uses a distinct probe card for testing. The first probe card partition layout is repartitioned into a second probe card partition layout having a second number of distinct sections. The second number is less than the first number.

摘要翻译： 用于测试集成电路管芯的探针卡划分的方法包括提供具有第一数目不同部分的第一探针卡分区布局。 每个不同的部分都使用不同的探针卡进行测试。 第一探针卡分区布局被重新分配成具有第二数量不同部分的第二探针卡分区布局。 第二个数字小于第一个数字。

公开(公告)号：US20130147505A1

公开(公告)日：2013-06-13

申请号：US13313228

申请日：2011-12-07

申请人： Mill-Jer WANG ,  Ching-Fang CHEN ,  Sandeep Kumar GOEL ,  Chung-Sheng YUAN ,  Chao-Yang YEH ,  Chin-Chou LIU ,  Yun-Han LEE ,  Hung-Chih LIN

发明人： Mill-Jer WANG ,  Ching-Fang CHEN ,  Sandeep Kumar GOEL ,  Chung-Sheng YUAN ,  Chao-Yang YEH ,  Chin-Chou LIU ,  Yun-Han LEE ,  Hung-Chih LIN

IPC分类号： G01R1/067

CPC分类号： G01R1/07342 ,  G01R1/07378 ,  H01L2224/16225

摘要： A testing probe structure for wafer level testing semiconductor IC packaged devices under test (DUT). The structure includes a substrate, through substrate vias, a bump array formed on a first surface of the substrate for engaging a probe card, and at least one probing unit on a second surface of the substrate. The probing unit includes a conductive probe pad formed on one surface of the substrate and at least one microbump interconnected to the pad. The pads are electrically coupled to the bump array through the vias. Some embodiments include a plurality of microbumps associated with the pad which are configured to engage a mating array of microbumps on the DUT. In some embodiments, the DUT may be probed by applying test signals from a probe card through the bump and microbump arrays without direct probing of the DUT microbumps.

摘要翻译： 用于晶圆级测试的半导体IC封装器件（DUT）的测试探针结构。 该结构包括衬底，通过衬底通孔，形成在用于接合探针卡的衬底的第一表面上的凸块阵列，以及在衬底的第二表面上的至少一个探测单元。 探测单元包括形成在衬底的一个表面上的导电探针焊盘和与衬垫相互连接的至少一个微型凹坑。 焊盘通过通孔电连接到凸块阵列。 一些实施例包括与衬垫相关联的多个微胶囊，其被配置成接合DUT上的微胶囊的匹配阵列。 在一些实施例中，可以通过将来自探针卡的测试信号通过凸块和微型阵列来探测DUT，而不直接探测DUT微胶囊。

公开(公告)号：US20120273782A1

公开(公告)日：2012-11-01

申请号：US13118201

申请日：2011-05-27

申请人： Sandeep Kumar GOEL ,  Mill-Jer WANG ,  Chung-Sheng YUAN ,  Tom CHEN ,  Chao-Yang YEH ,  Chin-Chou LIU ,  Yun-Han LEE

发明人： Sandeep Kumar GOEL ,  Mill-Jer WANG ,  Chung-Sheng YUAN ,  Tom CHEN ,  Chao-Yang YEH ,  Chin-Chou LIU ,  Yun-Han LEE

IPC分类号： H01L23/48 ,  G06F17/50

CPC分类号： H01L22/32 ,  H01L25/0655 ,  H01L2224/16225 ,  H01L2924/10253 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/00

摘要： An interposer of a package system includes a first probe pad disposed adjacent to a first surface of the interposer. A second probe pad is disposed adjacent to the first surface of the interposer. A first bump of a first dimension is disposed adjacent to the first surface of the interposer. The first bump is electrically coupled with the first probe pad. A second bump of the first dimension is disposed adjacent to the first surface of the interposer. The second bump is electrically coupled with the second probe pad. The second bump is electrically coupled with the first bump through a redistribution layer (RDL) of the interposer.

摘要翻译： 封装系统的插入件包括邻近插入件的第一表面设置的第一探针焊盘。 第二探针焊盘设置成与插入件的第一表面相邻。 第一尺寸的第一凸起设置成与插入件的第一表面相邻。 第一凸块与第一探针垫电耦合。 第一尺寸的第二凸起设置成与插入件的第一表面相邻。 第二凸起与第二探针垫电耦合。 第二凸起通过中介层的再分配层（RDL）与第一凸块电耦合。

公开(公告)号：US20120133379A1

公开(公告)日：2012-05-31

申请号：US13012916

申请日：2011-01-25

申请人： You-Hua CHOU ,  Mill-Jer WANG ,  Pi-Huang LEE ,  Jeff WANG ,  Feynmann CHU

发明人： You-Hua CHOU ,  Mill-Jer WANG ,  Pi-Huang LEE ,  Jeff WANG ,  Feynmann CHU

IPC分类号： G01R27/08 ,  H01L23/544

CPC分类号： G01R31/048 ,  H01L22/34 ,  H01L24/14 ,  H01L2224/02375 ,  H01L2224/02381 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05019 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05568 ,  H01L2224/05572 ,  H01L2224/05655 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14131 ,  H01L2224/14133 ,  H01L2224/14515 ,  H01L2224/16225 ,  H01L2224/73204 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/04953 ,  H01L2924/04941 ,  H01L2924/01014 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2924/00 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552

摘要： The embodiments described above provide mechanisms for bump resistivity measurement. By using designated bumps on one or more corners of dies, the resistivity of bumps may be measured without damaging devices and without a customized probing card. In addition, bump resistivity may be collected across the entire wafer. The collected resistivity data may be used to monitor the stability and/or health of processes used to form bumps and their underlying layers.

摘要翻译： 上述实施例提供了用于凸块电阻率测量的机构。 通过在模具的一个或多个角上使用指定的凸块，可以测量凸块的电阻率而不损坏装置并且没有定制的探测卡。 此外，可以在整个晶片上收集隆起电阻率。 收集的电阻率数据可用于监测用于形成凸块及其下层的工艺的稳定性和/或健康状况。

公开(公告)号：US20140043148A1

公开(公告)日：2014-02-13

申请号：US13572533

申请日：2012-08-10

申请人： Mill-Jer WANG ,  Chewn-Pu Jou ,  Ching-Nen Peng ,  Huan-Neng Chen ,  Hung-Chih Lin ,  Kuang Kai Yen ,  Hao Chen ,  Feng Wei Kuo ,  Ming-Chieh Liu ,  Tsung-Hsiung Li

发明人： Mill-Jer WANG ,  Chewn-Pu Jou ,  Ching-Nen Peng ,  Huan-Neng Chen ,  Hung-Chih Lin ,  Kuang Kai Yen ,  Hao Chen ,  Feng Wei Kuo ,  Ming-Chieh Liu ,  Tsung-Hsiung Li

IPC分类号： G08C17/02 ,  H01L25/16

CPC分类号： G01R31/2889 ,  G01R31/3025 ,  G06F17/5068 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/06596 ,  H01L2924/15192 ,  H01L2924/15311

摘要： A three-dimensional integrated circuit (3DIC) and wireless information access methods thereof are provided. The proposed 3DIC includes a semiconductor structure, and a wireless power device (WPD) formed on the semiconductor structure for wirelessly receiving a power for operating a function selected from a group consisting of probing the semiconductor structure, testing the semiconductor structure and accessing a first information from the semiconductor structure.

摘要翻译： 提供了三维集成电路（3DIC）及其无线信息访问方法。 所提出的3DIC包括半导体结构和形成在半导体结构上的无线功率器件（WPD），用于无线地接收用于操作从包括探测半导体结构，测试半导体结构和访问第一信息的组中选择的功能的功率 从半导体结构。

公开(公告)号：US20130099809A1

公开(公告)日：2013-04-25

申请号：US13277761

申请日：2011-10-20

申请人： Mill-Jer WANG ,  Ching-Nen PENG ,  Hung-Chih LIN ,  Hao CHEN

发明人： Mill-Jer WANG ,  Ching-Nen PENG ,  Hung-Chih LIN ,  Hao CHEN

IPC分类号： G01R31/00

CPC分类号： G01R1/07307 ,  G01R31/11 ,  G01R31/2601 ,  G01R31/2891 ,  G01R31/3191 ,  G01R35/005

摘要： A wafer probing method includes calibrating a wafer probing system, checking continuity between probe pins of the wafer probing system and respective conductors of a wafer under test, and identifying at least an interconnect structure in the wafer under test to determine whether a fault exists.

摘要翻译： 晶片探测方法包括校准晶片探测系统，检查晶片探测系统的探针与待测晶片的相应导体之间的连续性，以及确定被测晶片中的至少互连结构，以确定是否存在故障。

公开(公告)号：US20120097944A1

公开(公告)日：2012-04-26

申请号：US13006639

申请日：2011-01-14

申请人： HUNG-CHIH LIN ,  Mill-Jer WANG ,  CHING-NEN PENG ,  HAO CHEN

发明人： HUNG-CHIH LIN ,  Mill-Jer WANG ,  CHING-NEN PENG ,  HAO CHEN

IPC分类号： H01L23/58

CPC分类号： H01L22/14 ,  H01L22/32 ,  H01L22/34 ,  H01L24/02 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0237 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13025 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/16155 ,  H01L2224/16225 ,  H01L2224/81193 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06596 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00

摘要： A plurality of through silicon vias (TSVs) on a substrate or in a 3 dimensional integrated circuit (3DIC) are chained together. TSVs are chained together to increase the electrical signal. A plurality of test pads are used to enable the testing of the TVSs. One of the test pads is grounded. The remaining test pads are either electrically connected to TSVs in the chain or grounded.

摘要翻译： 衬底上或三维集成电路（3DIC）中的多个穿通硅通孔（TSV）被链接在一起。 TSV链接在一起以增加电信号。 使用多个测试垫来实现TVS的测试。 其中一个测试焊盘接地。 剩余的测试焊盘或者电连接到链条中的TSV或接地。