公开(公告)号：US20130252395A1

公开(公告)日：2013-09-26

申请号：US13892881

申请日：2013-05-13

申请人： Sun-ae SEO ,  Young-soo PARK ,  Ran-Ju JUNG ,  Myoung-jae LEE ,  Dong-chul KIM ,  Seung-eon AHN

发明人： Sun-ae SEO ,  Young-soo PARK ,  Ran-Ju JUNG ,  Myoung-jae LEE ,  Dong-chul KIM ,  Seung-eon AHN

IPC分类号： H01L45/00

CPC分类号： H01L45/165 ,  H01L27/2436 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/146

摘要： Example embodiments relate to a resistive random access memory (RRAM) and a method of manufacturing the RRAM. A RRAM according to example embodiments may include a lower electrode, which may be formed on a lower structure (e.g., substrate). A resistive layer may be formed on the lower electrode, wherein the resistive layer may include a transition metal dopant. An upper electrode may be formed on the resistive layer. Accordingly, the transition metal dopant may form a filament in the resistive layer that operates as a current path.

摘要翻译： 示例实施例涉及电阻随机存取存储器（RRAM）和制造RRAM的方法。 根据示例性实施例的RRAM可以包括下电极，其可以形成在下结构（例如，衬底）上。 电阻层可以形成在下电极上，其中电阻层可以包括过渡金属掺杂剂。 上电极可以形成在电阻层上。 因此，过渡金属掺杂剂可以在作为电流路径工作的电阻层中形成丝。

公开(公告)号：US20090095985A1

公开(公告)日：2009-04-16

申请号：US12155511

申请日：2008-06-05

申请人： Chang-bum LEE ,  Young-soo PARK ,  Myoung-jae LEE ,  Stefanovich GENRIKH ,  Ki-hwan KIM

发明人： Chang-bum LEE ,  Young-soo PARK ,  Myoung-jae LEE ,  Stefanovich GENRIKH ,  Ki-hwan KIM

IPC分类号： H01L27/10

CPC分类号： G11C13/0007 ,  G11C17/14 ,  G11C17/165 ,  G11C2213/32 ,  G11C2213/56 ,  G11C2213/71 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146

摘要： Provided may be a multi-layer electrode, a cross point resistive memory array and method of manufacturing the same. The array may include a plurality of first electrode lines arranged parallel to each other; a plurality of second electrode lines crossing the first electrode lines and arranged parallel to each other; and a first memory resistor at intersections between the first electrode lines and the second electrode lines, wherein at least one of the first electrode lines and the second electrode lines have a multi-layer structure including a first conductive layer and a second conductive layer formed of a noble metal.

摘要翻译： 提供可以是多层电极，交叉点电阻存储器阵列及其制造方法。 阵列可以包括彼此平行布置的多个第一电极线; 与第一电极线交叉并且彼此平行布置的多个第二电极线; 以及第一电极线和第二电极线之间的交点处的第一存储电阻器，其中第一电极线和第二电极线中的至少一个具有包括第一导电层和第二导电层的第二导电层的多层结构， 贵金属。

公开(公告)号：US20150111369A1

公开(公告)日：2015-04-23

申请号：US14484456

申请日：2014-09-12

申请人： Jun-youn KIM ,  Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Young-soo PARK ,  Su-hee CHAE

发明人： Jun-youn KIM ,  Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Young-soo PARK ,  Su-hee CHAE

IPC分类号： H01L33/00 ,  H01S5/343 ,  H01L33/32 ,  H01L33/06 ,  H01L33/12

CPC分类号： H01L33/0025 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L33/007 ,  H01L33/0079 ,  H01L33/12 ,  H01L33/32

摘要： A semiconductor buffer structure includes a silicon substrate, a nucleation layer formed on the silicon substrate, and a buffer layer formed on the nucleation layer. The buffer layer includes a first layer formed of a nitride semiconductor material having a uniform composition rate, a second layer formed of the same material as the nucleation layer on the first layer, and a third layer formed of the same material with the same composition ratio as the first layer on the second layer.

摘要翻译： 半导体缓冲结构包括硅衬底，形成在硅衬底上的成核层和形成在成核层上的缓冲层。 缓冲层包括由具有均匀组成比的氮化物半导体材料形成的第一层，由与第一层上的成核层相同的材料形成的第二层和由相同组成比的相同材料形成的第三层 作为第二层的第一层。

公开(公告)号：US20130139966A1

公开(公告)日：2013-06-06

申请号：US13619521

申请日：2012-09-14

申请人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

发明人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

IPC分类号： H01L21/306

CPC分类号： H01L21/67086 ,  H01L21/67346 ,  H01L33/0079

摘要： A jig for use in etching supports an etching target while an etching process is performed and surrounds a remaining region of the etching target except for a portion of the etching target, so as to expose the portion of the etching target. Accordingly, a stable support of the etching target during the etching process may be provided, and thus an etching of an undesired region may be prevented, and a stable production yield may be accomplished.

摘要翻译： 用于蚀刻的夹具在执行蚀刻处理的同时支持蚀刻目标，并且围绕除了蚀刻靶的一部分之外的蚀刻靶的剩余区域，以暴露蚀刻靶的部分。 因此，可以提供在蚀刻工艺期间对蚀刻靶的稳定支撑，因此可以防止对不需要的区域的蚀刻，并且可以实现稳定的生产率。

公开(公告)号：US20130177323A1

公开(公告)日：2013-07-11

申请号：US13611839

申请日：2012-09-12

申请人： Ho-jung KIM ,  Young-soo PARK

发明人： Ho-jung KIM ,  Young-soo PARK

IPC分类号： H04B10/14

CPC分类号： H04B10/801

摘要： A microprocessor chip includes a plurality of processors; at least one first optical input/output unit configured to receive optical signals from an external device and transmit optical signals to the external device; and an optical system bus that is connected between the plurality of processors and the at least one first optical input/output unit.

摘要翻译： 微处理器芯片包括多个处理器; 至少一个第一光输入/输出单元，被配置为从外部设备接收光信号并将光信号传输到所述外部设备; 以及连接在所述多个处理器与所述至少一个第一光学输入/输出单元之间的光学系统总线。

公开(公告)号：US20150118800A1

公开(公告)日：2015-04-30

申请号：US14586048

申请日：2014-12-30

申请人： Young-jo TAK ,  Jae-won LEE ,  Young-soo PARK ,  Jun-youn KIM

发明人： Young-jo TAK ,  Jae-won LEE ,  Young-soo PARK ,  Jun-youn KIM

IPC分类号： H01L21/02

CPC分类号： H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0259 ,  H01L21/02642 ,  H01L21/02664 ,  H01L33/007 ,  H01L33/12 ,  H01L33/32

摘要： A semiconductor device includes a substrate, a buffer layer on the substrate, and a plurality of nitride semiconductor layers on the buffer layer. The semiconductor device further includes at least one masking layer and at least one inter layer between the plurality of nitride semiconductor layers. The at least one inter layer is on the at least one masking layer.

摘要翻译： 半导体器件包括衬底，衬底上的缓冲层和缓冲层上的多个氮化物半导体层。 半导体器件还包括至少一个掩模层和多个氮化物半导体层之间的至少一个层间层。 所述至少一层间层位于所述至少一个掩蔽层上。

公开(公告)号：US20150060762A1

公开(公告)日：2015-03-05

申请号：US14288824

申请日：2014-05-28

申请人： Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Young-soo PARK ,  Young-jo TAK

发明人： Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Young-soo PARK ,  Young-jo TAK

IPC分类号： H01L33/00 ,  H01L33/06

CPC分类号： H01L33/06 ,  H01L33/007 ,  H01L33/12 ,  H01L33/14 ,  H01L33/32

摘要： According to example embodiments, a semiconductor light emitting device includes a first semiconductor layer, a pit enlarging layer on the first semiconductor layer, an active layer on the pit enlarging layer, a hole injection layer, and a second semiconductor layer on the hole injection layer. The first semiconductor layer is doped a first conductive type. An upper surface of the pit enlarging layer and side surfaces of the active layer define pits having sloped surfaces on the dislocations. The pits are reverse pyramidal spaces. The hole injection layer is on a top surface of the active layer and the sloped surfaces of the pits. The second semiconductor layer doped a second conductive type that is different than the first conductive type.

摘要翻译： 根据示例性实施例，半导体发光器件包括第一半导体层，第一半导体层上的凹坑放大层，凹坑放大层上的有源层，空穴注入层和空穴注入层上的第二半导体层 。 第一半导体层掺杂有第一导电类型。 凹坑扩大层的上表面和活性层的侧表面限定了在位错上具有倾斜表面的凹坑。 凹坑是反锥形空间。 空穴注入层位于有源层的顶表面和凹坑的倾斜表面上。 第二半导体层掺杂与第一导电类型不同的第二导电类型。

公开(公告)号：US20070287232A1

公开(公告)日：2007-12-13

申请号：US11760043

申请日：2007-06-08

申请人： Hyuck LIM ,  Young-soo PARK ,  Wenxu XIANYU ,  Hans S. CHO ,  Huaxiang YIN

发明人： Hyuck LIM ,  Young-soo PARK ,  Wenxu XIANYU ,  Hans S. CHO ,  Huaxiang YIN

IPC分类号： H01L21/84 ,  H01L21/00

CPC分类号： H01L29/66765 ,  H01L21/02532 ,  H01L21/02686 ,  H01L27/1281

摘要： A method of manufacturing a bottom gate thin film transistor (“TFT”), in which a polycrystalline channel region having a large grain size is formed relatively simply and easily, includes forming a bottom gate electrode on a substrate, forming a gate insulating layer on the substrate to cover the gate electrode, forming an amorphous semiconductor layer on the gate insulating layer, patterning the amorphous semiconductor layer to form an amorphous channel region on the gate electrode, melting the amorphous channel region using a laser annealing method to form a melted amorphous channel region, and crystallizing the melted amorphous channel region to form a laterally grown polycrystalline channel region.

摘要翻译： 相对简单且容易地形成具有大晶粒尺寸的多晶硅沟道区的底栅薄膜晶体管（“TFT”）的制造方法包括：在基板上形成栅极绝缘层，形成栅极绝缘层 所述基板覆盖所述栅极电极，在所述栅极绝缘层上形成非晶半导体层，图案化所述非晶半导体层以在所述栅电极上形成非晶态沟道区域，使用激光退火方法熔化所述非晶态沟道区域以形成熔融无定形 并使熔融的无定形沟道区域结晶，形成横向生长的多晶沟道区域。

公开(公告)号：US20070284611A1

公开(公告)日：2007-12-13

申请号：US11843166

申请日：2007-08-22

申请人： Young-soo PARK ,  Wenxu Xianyu ,  Takashi Noguchi

发明人： Young-soo PARK ,  Wenxu Xianyu ,  Takashi Noguchi

IPC分类号： H01L23/00

CPC分类号： H01L21/76259 ,  H01L21/32134 ,  H01L21/76256 ,  H01L27/1266 ,  H01L29/7842 ,  H01L29/78603 ,  H01L29/78687 ,  H01L2924/0002 ,  Y10S438/933 ,  H01L2924/00

摘要： Provided is a strained SOI structure and a method of manufacturing the strained SOI structure. The strained SOI structure includes an insulating substrate, a SiO2 layer formed on the insulating substrate, and a strained silicon layer formed on the SiO2 layer.

摘要翻译： 提供了一种应变SOI结构和制造应变SOI结构的方法。 应变SOI结构包括绝缘衬底，形成在绝缘衬底上的SiO 2层以及形成在SiO 2层上的应变硅层。

公开(公告)号：US20130188904A1

公开(公告)日：2013-07-25

申请号：US13614432

申请日：2012-09-13

申请人： Bok-ki MIN ,  Taek KIM ,  Young-soo PARK

发明人： Bok-ki MIN ,  Taek KIM ,  Young-soo PARK

IPC分类号： G02B6/12 ,  H01L21/02

CPC分类号： H01S5/18358 ,  H01S5/021 ,  H01S5/0215 ,  H01S5/02248 ,  H01S5/026 ,  H01S5/1032 ,  H01S5/105 ,  H01S5/18325 ,  H01S5/18341 ,  H01S5/18361 ,  H01S5/1838 ,  H01S5/2018 ,  H01S5/2031

摘要： A light source for a photonic integrated circuit may comprise a reflection coupling layer formed on a substrate in which an optical waveguide is provided, at least one side of the reflection coupling layer being optically connected to the optical waveguide; an optical mode alignment layer provided on the reflection coupling layer; and/or an upper structure provided on the optical mode alignment layer and including an active layer for generating light and a reflection layer provided on the active layer. A light source for a photonic integrated circuit may comprise a lower reflection layer; an optical waveguide optically connected to the lower reflection layer; an optical mode alignment layer on the lower reflection layer; an active layer on the optical mode alignment layer; and/or an upper reflection layer on the active layer.

摘要翻译： 用于光子集成电路的光源可以包括形成在其中设置有光波导的基板上的反射耦合层，反射耦合层的至少一侧光学连接到光波导; 设置在反射耦合层上的光学模式取向层; 和/或设置在光学模式对准层上的上部结构，并且包括用于产生光的有源层和设置在有源层上的反射层。 光子集成电路的光源可以包括下反射层; 与下反射层光学连接的光波导; 在下反射层上的光学取向层; 光学对准层上的有源层; 和/或有源层上的上反射层。