公开(公告)号：WO2008142206A1

公开(公告)日：2008-11-27

申请号：PCT/FI2008/050287

申请日：2008-05-20

Applicant: PINTAVISION OY ,  STENROOS, Tommi ,  PELIN, Torolf ,  DAHLBERG, Tomi

Inventor： STENROOS, Tommi ,  PELIN, Torolf ,  DAHLBERG, Tomi

IPC: H05K13/00 ,  H05K3/46 ,  H05K3/00 ,  H05K3/10 ,  H01L21/677 ,  H01L21/68

CPC classification number: H05K3/143 ,  H05K1/0274 ,  H05K3/0032 ,  H05K3/0091 ,  H05K3/1275 ,  H05K3/207 ,  H05K3/28 ,  H05K3/4664 ,  H05K3/467 ,  H05K2201/09063 ,  H05K2203/0113 ,  H05K2203/0165 ,  H05K2203/0534 ,  H05K2203/1554

Abstract: An object of this invention is a method for producing circuit boards having electronic, optical and functional features, wherein the surface of the base plate (1) of the circuit board is provided with metallization (7, 8), an insulating protective layer upon the metallization, the next conductive layer (9, 10) upon the protective layer, etc., until the needed number of layers has been deposited one upon the other. The base plate (1) is produced of a plate preform, the handling of which in the production of a circuit board is performed from the processing location in the middle of the plate preform, such as a hole (2).

Abstract translation: 本发明的目的是一种用于制造具有电子，光学和功能特征的电路板的方法，其中电路板的基板（1）的表面设有金属化（7,8），绝缘保护层 金属化，保护层上的下一个导电层（9,10）等，直到所需层数彼此沉积。 基板（1）由板预成型体制成，其中在制造电路板时的处理从诸如孔（2）的板预制件的中间的处理位置进行。

公开(公告)号：WO2005053367A2

公开(公告)日：2005-06-09

申请号：PCT/GB2004/004205

申请日：2004-10-01

Applicant: YAZAKI EUROPE LIMITED ,  OGILVIE, William

Inventor： OGILVIE, William

IPC: H05K3/00

CPC classification number: H05K3/388 ,  H05K1/0284 ,  H05K3/102 ,  H05K3/14 ,  H05K3/467

Abstract: A method of manufacturing a patterned electric circuit. The method comprises the steps of providing a cold gas-dynamic spraying (CGDS) device, providing a substrate, and depositing a pattern of electrically conductive material with the CGDS device on the substrate by relative movement between the CGDS device to the substrate.

Abstract translation: 一种制造图案化电路的方法。 该方法包括以下步骤：提供冷气体动力喷雾（CGDS）装置;提供基底;以及通过CGDS装置与基底之间的相对运动在基底上与CGDS装置沉积导电材料的图案。 p>

公开(公告)号：WO2005034598A1

公开(公告)日：2005-04-14

申请号：PCT/US2004/028600

申请日：2004-09-02

Applicant: MEDTRONIC MINIMED, INC. ,  PENDO, Shaun ,  SHAH, Rajiv

Inventor： PENDO, Shaun ,  SHAH, Rajiv

IPC: H05K3/46

CPC classification number: H05K3/467 ,  H01L21/4857 ,  H01L21/4867 ,  H01L2924/0002 ,  H01L2924/19107 ,  H05K1/162 ,  H05K3/048 ,  H05K3/4053 ,  H05K3/4061 ,  H05K3/4664 ,  H05K2201/0179 ,  H05K2203/0278 ,  H05K2203/085 ,  H05K2203/1476 ,  H05K2203/308 ,  H01L2924/00

Abstract: A multilayer circuit substrate for multi-chip modules or hybrid circuits includes a dielectric base substrate, conductors formed on the base substrate and a vacuum deposited dielectric thin film formed over the conductors and the base substrate. The vacuum deposited dielectric thin film is patterned using sacrificial structures formed by shadow mask techniques. Substrates formed in this manner enable significant increases in interconnect density and significant reduction of over-all substrate thickness.

Abstract translation: 用于多芯片模块或混合电路的多层电路衬底包括电介质基底，形成在基底衬底上的导体和形成在导体和基底衬底上的真空沉积的电介质薄膜。 使用由荫罩技术形成的牺牲结构对真空沉积的电介质薄膜进行图案化。 以这种方式形成的基板能够显着增加互连密度并显着降低总体衬底厚度。

公开(公告)号：WO03100859A9

公开(公告)日：2005-04-07

申请号：PCT/EP0305415

申请日：2003-05-23

Applicant: SCHOTT AG ,  LEIB JUERGEN ,  MUND DIETRICH

Inventor： LEIB JUERGEN ,  MUND DIETRICH

IPC: H05K3/46 ,  B81C1/00 ,  C03B19/00 ,  C03C4/12 ,  C03C14/00 ,  C03C15/00 ,  C03C17/02 ,  C03C17/34 ,  C23C14/10 ,  H01L21/316 ,  H01L21/50 ,  H01L21/56 ,  H01L21/768 ,  H01L23/10 ,  H01L23/29 ,  H01L23/31 ,  H01L23/48 ,  H01L23/498 ,  H01L23/532 ,  H01L23/66 ,  H01L51/52 ,  H01P11/00 ,  H05K3/28

CPC classification number: C03B19/00 ,  C03C3/083 ,  C03C3/089 ,  C03C4/12 ,  C03C14/006 ,  C03C15/00 ,  C03C17/02 ,  C03C17/34 ,  C03C2214/16 ,  C03C2217/21 ,  C03C2217/77 ,  C03C2218/15 ,  C03C2218/32 ,  C03C2218/328 ,  C03C2218/33 ,  C03C2218/355 ,  C23C14/10 ,  H01L21/02129 ,  H01L21/02145 ,  H01L21/02161 ,  H01L21/02263 ,  H01L21/31616 ,  H01L21/31625 ,  H01L21/50 ,  H01L21/56 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76885 ,  H01L23/10 ,  H01L23/291 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49894 ,  H01L23/66 ,  H01L24/97 ,  H01L51/5203 ,  H01L51/5237 ,  H01L51/5262 ,  H01L2223/6627 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/0106 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04953 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1903 ,  H01L2924/19033 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/351 ,  H01P3/003 ,  H01P11/003 ,  H05K3/28 ,  H05K3/467 ,  H05K2201/0179 ,  Y02P40/57 ,  H01L2924/00

Abstract: The invention relates to a method for producing a substrate (1) comprising a conductor assembly (4, 41, 42) that is suitable for use at high frequencies, said substrate having improved high-frequency characteristics. The method comprises the following steps: deposition of a structured glass layer (9, 91, 92, 93, 13) comprising at least one opening (8) above a contact region (71 - 74) by vapour deposition on the substrate (1); and application of at least one conductor structure (100, 111, 112, 113) to the glass layer (9, 91 - 93), which is in electric contact with the contact region (71 - 74).

Abstract translation: 本发明提供了一种具有高频合适的导体装置（4,41,42）的衬底（1）的制造方法，该装置具有改进的高频特性。 该方法包括以下步骤：通过在基板（1）上的气相沉积在接触区域（71-74）上沉积具有至少一个开口（8）的结构化玻璃层（9,91,92,93,13），并且施加至少一个 玻璃层（9,91-93）上的导体结构（100,111,112,113），其与接触区域（71-74）具有电接触。

公开(公告)号：WO2004029994A3

公开(公告)日：2004-06-10

申请号：PCT/US0329224

申请日：2003-09-15

Applicant: MEDTRONIC MINIMED INC

Inventor： SHAH RAJIV ,  PENDO SHAUN ,  BABIRICKI EDWARD B

IPC: H01L21/48 ,  H05K1/16 ,  H05K3/04 ,  H05K3/40 ,  H05K3/46 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC classification number: H01L21/4857 ,  H01L2924/0002 ,  H05K1/092 ,  H05K3/4061 ,  H05K3/4647 ,  H05K3/4667 ,  H05K3/467 ,  H05K2201/0179 ,  H05K2203/0278 ,  H01L2924/00

Abstract: A multilayer substrate device formed from a base substrate (12) and alternating metalization layers (14) and dielectric layers (16). Each layer is formed without firing. Vias (44) may extend through one of the dielectric layers (16) such that two metalization layers (14) surrounding the dielectric layers (16) make contact with each other. The vias (44) may be formed by placing pillars (40) on top of a metalization layer (14), forming a dielectric layer (16) on top of the metalization layer (14) and surrounding the pillars (40), and removing the pillars (40). Dielectric layers (16) may be followed by other dielectric layers (16) and metalization layers (14) may be followed by other metalization layers (14).

Abstract translation: 由基底（12）和交替的金属化层（14）和电介质层（16）形成的多层衬底器件。 每层形成而不烧制。 通孔（44）可以延伸穿过介电层（16）中的一个，使得围绕电介质层（16）的两个金属化层（14）彼此接触。 通孔（44）可以通过在金属化层（14）的顶部放置柱（40）而形成，在金属化层（14）的顶部上形成电介质层（16）并围绕柱（40） 支柱（40）。 电介质层（16）之后可以是其它电介质层（16），金属化层（14）之后可以是其它金属化层（14）。

公开(公告)号：WO03100859A2

公开(公告)日：2003-12-04

申请号：PCT/EP0305415

申请日：2003-05-23

Applicant: SCHOTT GLAS ,  ZEISS STIFTUNG ,  LEIB JUERGEN ,  MUND DIETRICH

Inventor： LEIB JUERGEN ,  MUND DIETRICH

IPC: H05K3/46 ,  B81C1/00 ,  C03B19/00 ,  C03C4/12 ,  C03C14/00 ,  C03C15/00 ,  C03C17/02 ,  C03C17/34 ,  C23C14/10 ,  H01L21/316 ,  H01L21/50 ,  H01L21/56 ,  H01L21/768 ,  H01L23/10 ,  H01L23/29 ,  H01L23/31 ,  H01L23/48 ,  H01L23/498 ,  H01L23/532 ,  H01L23/66 ,  H01L51/52 ,  H01P11/00 ,  H05K3/28

CPC classification number: C03B19/00 ,  C03C3/083 ,  C03C3/089 ,  C03C4/12 ,  C03C14/006 ,  C03C15/00 ,  C03C17/02 ,  C03C17/34 ,  C03C2214/16 ,  C03C2217/21 ,  C03C2217/77 ,  C03C2218/15 ,  C03C2218/32 ,  C03C2218/328 ,  C03C2218/33 ,  C03C2218/355 ,  C23C14/10 ,  H01L21/02129 ,  H01L21/02145 ,  H01L21/02161 ,  H01L21/02263 ,  H01L21/31616 ,  H01L21/31625 ,  H01L21/50 ,  H01L21/56 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76885 ,  H01L23/10 ,  H01L23/291 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49894 ,  H01L23/66 ,  H01L24/97 ,  H01L51/5203 ,  H01L51/5237 ,  H01L51/5262 ,  H01L2223/6627 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/0106 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04953 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1903 ,  H01L2924/19033 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/351 ,  H01P3/003 ,  H01P11/003 ,  H05K3/28 ,  H05K3/467 ,  H05K2201/0179 ,  Y02P40/57 ,  H01L2924/00

Abstract: The invention relates to a method for producing a substrate (1) comprising a conductor assembly (4, 41, 42) that is suitable for use at high frequencies, said substrate having improved high-frequency characteristics. The method comprises the following steps: deposition of a structured glass layer (9, 91, 92, 93, 13) comprising at least one opening (8) above a contact region (71 - 74) by vapour deposition on the substrate (1); and application of at least one conductor structure (100, 111, 112, 113) to the glass layer (9, 91 - 93), which is in electric contact with the contact region (71 - 74).

Abstract translation: 本发明提供了用于制造基底（1）与高频兼容导体装置（4，41，42），其具有改善的高频特性的方法。 其方法包括以下步骤：沉积玻璃（9，91，92，93，13）的图案化层具有至少一个开口（8）经由接触区（71-74）通过气相沉积在基板（1），上和施加至少一个 导体结构（100，111，112，113）的玻璃层（9，91 - 93），其上使与接触区电接触（71-74）包括。

公开(公告)号：WO2003070524A1

公开(公告)日：2003-08-28

申请号：PCT/EP2003/001823

申请日：2003-02-22

Applicant: LEONI AG ,  GÖTZ, Knuth ,  REICHINGER, Gerhard ,  ZAHRADNIK, Franz

Inventor： GÖTZ, Knuth ,  REICHINGER, Gerhard ,  ZAHRADNIK, Franz

IPC: B60R16/02

CPC classification number: H05K3/14 ,  B60R16/0207 ,  H05K1/0284 ,  H05K1/119 ,  H05K3/4092 ,  H05K3/467 ,  H05K2203/1469

Abstract: Bei dem Verfahren zum Erzeugen einer Leiterbahn (10) wird diese auf einem Träger­bauteil (4) durch ein strahlgebundenes thermisch-kinetisches Auftragsverfahren direkt aufgetragen, ohne dass das Trägerbauteil (4) vorbehandelt werden muss. Dadurch ist ein sehr flexibles und kostengünstiges Herstellen eines Formbauteils (2A-2F) mit einem integriertem Leiterbahnmuster möglich. Insbesondere im Kraftfahrzeug-Bereich können spezielle Kundenwünsche zeitnah und problemlos durch ein geändertes Leiterbahnlay­out verwirklicht werden.

Abstract translation: 这一个载波分量（4）上直接由辐射热结合动力学应用方法施用，所述方法中对不支撑部件（4）制造导体轨道（10）具有进行预处理。 从而高度灵活和具有集成的电路图案的制造模具部件（2A-2F）具有成本效益是可能的。 特别是在汽车行业客户的特殊需求可以通过修改导线线路布局进行快速，轻松地完成。

公开(公告)号：WO2002091405A1

公开(公告)日：2002-11-14

申请号：PCT/JP2002/004409

申请日：2002-05-02

Applicant: ソニー株式会社 ,  小瀬村 孝彦 ,  奥洞 明彦 ,  平林 崇之 ,  荻野 達也 ,  林 邦幸

Inventor： 小瀬村 孝彦 ,  奥洞 明彦 ,  平林 崇之 ,  荻野 達也 ,  林 邦幸

IPC: H01F17/00

CPC classification number: H01L23/66 ,  H01F17/0006 ,  H01L23/49822 ,  H01L2224/16 ,  H01L2924/01078 ,  H01L2924/01087 ,  H05K1/165 ,  H05K3/4602 ,  H05K3/4664 ,  H05K3/467 ,  H05K2201/0195 ,  H05K2201/09881

Abstract: A high-frequency module device constituting a communication function module comprises a base substrate part (2) having a multilayer structure of pattern wiring layers (6a, 6b, 9a, 9b) and dielectric insulating layers (5, 8, 11) and a high-frequency element part (4) having an inductor element (20) formed over a build-up formation surface formed by planarizing the uppermost layer of the base substrate part (2), with an insulating layer (19) being interposed between the inductor element (20) and the build-up formation surface. A region (30) where the pattern wiring layers (6a, 6b, 9a, 9b) of the base substrate part (2) are not present is provided from the uppermost layer of the base substrate part (2) to the intermediate portion in the direction of the thickness. In the high-frequency element part (4) disposed right above the region (30), the inductor element (20) is provided.

Abstract translation: 构成通信功能模块的高频模块装置包括具有图案布线层（6a，6b，9a，9b）和介电绝缘层（5,8,11）的多层结构的基底部分（2）和高 - 频率元件部分（4），其具有形成在由基底部分（2）的最上层平坦化形成的积层形成表面上的电感器元件（20），绝缘层（19）插入在电感器元件 （20）和积聚形成面。 从基底部分（2）的最上层到基底部分（2）的中间部分设置不存在基底部分（2）的图案布线层（6a，6b，9a，9b）的区域（30） 厚度方向。 在设置在区域（30）正上方的高频元件部分（4）中，设置电感器元件（20）。

公开(公告)号：WO2002068245A1

公开(公告)日：2002-09-06

申请号：PCT/EP2002/001896

申请日：2002-02-22

Applicant: LEONI BORDNETZ-SYSTEME GMBH & CO KG ,  ZAHRADNIK, Franz ,  HARTMANN, Uli ,  GÖTZ, Knuth ,  REICHINGER, Gerhard

Inventor： ZAHRADNIK, Franz ,  HARTMANN, Uli ,  GÖTZ, Knuth ,  REICHINGER, Gerhard

IPC: B60R16/02

CPC classification number: H05K3/1266 ,  B60R16/0207 ,  H05K1/0284 ,  H05K1/118 ,  H05K3/0014 ,  H05K3/0058 ,  H05K3/102 ,  H05K3/14 ,  H05K3/3468 ,  H05K3/386 ,  H05K3/4046 ,  H05K3/467 ,  H05K2201/09109 ,  H05K2203/0517 ,  H05K2203/107 ,  H05K2203/1344 ,  Y10T29/49155 ,  Y10T29/49158

Abstract: Bei einem Verfahren zum Herstellen eines Formbauteils (2A-2G) mit einer integrierten Leiterbahn (10) wird auf einem Trägerbauteil (4) insbesondere mit Hilfe des Flammspritzens oder des Kaltgasspritzens eine Leiterbahn (10) erzeugt. Hierzu wird die Oberfläche des Trägerbauteils (4) selektiv entsprechend einem vorgesehenen Verlauf der Leiterbahn (10) behandelt, so dass die oberfläche Bereiche unterschiedlicher Haftung aufweist. Im vorgesehen Verlauf der Leiterbahn (10) wird eine Keimschicht (26) aufgetragen, auf die dann wiederum die eingentiliche Leiterbahn (10) aufgebracht wird. Dadurch ist ein sehr flexibles und kostengünstiges Herstellen eines Formbauteils (2A-2G) mit einem integriertem Leiterbahnmuster möglich. Insbesondere im Kraftfahrzeug-Bereich können spezielle Kundenwünsche zeitnah und problemlos durch ein geändertes Leiterbahnlayout verwirklicht werden.

Abstract translation: 在通过火焰喷涂或冷气体来喷涂导体轨道产生具有在特定的支承部件（4）的集成导体线路（10）的模制部件（2A-2G）的方法（10）被产生。 为此目的，支撑部件（4）的表面根据导体路径（10）的指定过程选择性地进行处理，以使得不同的密合性的表面区域。 在导体路径（10）被施加一籽晶层（26）的设置过程中，被施加到转，eingentiliche导体轨道（10）。 从而高度灵活和具有集成的电路图案的制造模具部件（2A-2G）具有成本效益是可能的。 特别是在汽车行业客户的特殊需求可以通过修改导线线路布局进行快速，轻松地完成。

公开(公告)号：WO2002061827A1

公开(公告)日：2002-08-08

申请号：PCT/JP2002/000797

申请日：2002-01-31

Applicant: ソニー株式会社 ,  小川 剛 ,  西谷 祐司 ,  奥洞 明彦

Inventor： 小川 剛 ,  西谷 祐司 ,  奥洞 明彦

IPC: H01L23/12

CPC classification number: H05K3/4682 ,  H01L21/4846 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/1531 ,  H01L2924/18161 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/3025 ,  H05K1/0237 ,  H05K1/0306 ,  H05K1/0313 ,  H05K1/095 ,  H05K1/16 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K1/183 ,  H05K3/0052 ,  H05K3/20 ,  H05K3/205 ,  H05K3/4605 ,  H05K3/4614 ,  H05K3/4644 ,  H05K3/467 ,  H05K3/4688 ,  H05K2201/09509 ,  H05K2201/09763 ,  H05K2203/016 ,  H05K2203/061 ,  H05K2203/1189 ,  H01L2924/00

Abstract: A wiring circuit block body is formed by the followings: the step of forming a separation layer (6) over the flattened main surface of a matrix substrate (1), and then an insulation layer (7) over the separation layer (6); the step of patterning this insulation layer (7) to form a wiring layer (8) in the patterned insulation layer (7); and the step of separating this insulation layer (7) and wiring layer (8) from the matrix substrate (1) via the separation layer (6). A circuit body block (2), incorporating film-forming elements (12) (13) (17) in a wiring layer, is mounted on a base substrate (3) to constitute a wiring device. The circuit body block (2) has a semiconductor chip (62) mounted on the surface and is attached on a base substrate (64) to constitute a semiconductor device.

Abstract translation: 通过以下步骤形成布线电路块体：在矩阵基板（1）的平坦化主表面上形成分离层（6）的步骤，然后在分离层（6）上方形成绝缘层（7）的步骤; 图案化该绝缘层（7）以在图案化绝缘层（7）中形成布线层（8）的步骤; 以及经由分离层（6）将该绝缘层（7）和布线层（8）从基质基板（1）分离的步骤。 在基板（3）上安装在布线层中并入有成膜元件（12）（13）（17）的电路体块（2），构成布线装置。 电路体块（2）具有安装在表面上的半导体芯片（62），并安装在基底（64）上以构成半导体器件。