公开(公告)号：WO2012087475A3

公开(公告)日：2012-09-07

申请号：PCT/US2011061628

申请日：2011-11-21

Applicant: INTEL CORP ,  GONZALEZ JAVIER SOTO ,  JOMAA HOUSSAM

Inventor： GONZALEZ JAVIER SOTO ,  JOMAA HOUSSAM

IPC: H01L23/48 ,  H01L23/12

CPC classification number: H01L23/5384 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/147 ,  H01L23/31 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/5389 ,  H01L24/06 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/02311 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/06182 ,  H01L2224/12105 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/20 ,  H01L2224/2919 ,  H01L2224/73253 ,  H01L2224/81203 ,  H01L2224/81903 ,  H01L2224/8385 ,  H01L2224/92242 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/1035 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2224/05552

Abstract: A substrate with an embedded stacked through-silicon via die is described. For example, an apparatus includes a first die and a second die. The second die has one or more through-silicon vias disposed therein (TSV die). The first die is electrically coupled to the TSV die through the one or more through-silicon vias. The apparatus also includes a coreless substrate. Both the first die and the TSV die are embedded in the coreless substrate.

Abstract translation: 描述了具有嵌入式堆叠的通过硅通孔的衬底的衬底。 例如，一种装置包括第一模具和第二模具。 第二管芯具有设置在其中的一个或多个穿硅通孔（TSV管芯）。 第一管芯通过一个或多个穿硅通孔电耦合到TSV管芯。 该设备还包括无芯基板。 第一芯片和TSV芯片都嵌入在无芯基板中。

公开(公告)号：WO2017135971A1

公开(公告)日：2017-08-10

申请号：PCT/US2016/016881

申请日：2016-02-05

Applicant: INTEL CORPORATION

Inventor： GOH, Eng Huat ,  LIM, Chu Aun ,  SHETH, Upendra R. ,  STARKSTON, Robert

IPC: H01L25/07 ,  H01L23/48

CPC classification number: H01L25/07 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/13023 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/14155 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/92143 ,  H01L2224/92242 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2924/014

Abstract: Various embodiments are generally directed to an electronic assembly comprising at least two dies stacked on top of each other. Metal columns of different heights electrically connect the dies to a system substrate.

Abstract translation: 各种实施例通常涉及一种电子组件，其包括堆叠在彼此之上的至少两个管芯。 不同高度的金属柱将裸片与系统衬底电连接。

公开(公告)号：WO2016203967A1

公开(公告)日：2016-12-22

申请号：PCT/JP2016/066348

申请日：2016-06-02

Applicant: ソニー株式会社

Inventor： 長田　昌也 ,  瀧本　香織

IPC: H01L23/29 ,  H01L21/60 ,  H01L23/28 ,  H01L23/31 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/14

CPC classification number: H01L27/14634 ,  H01L21/563 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L23/3114 ,  H01L23/3142 ,  H01L24/05 ,  H01L24/11 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/14 ,  H01L27/14618 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/14643 ,  H01L27/14687 ,  H01L27/1469 ,  H01L2224/05025 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81815 ,  H01L2224/92225 ,  H01L2224/92242 ,  H01L2224/94 ,  H01L2924/35121 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本開示は、アンダーフィルの実装信頼性を保持することができるようにする半導体装置、電子機器、並びに製造方法に関する。 チップは、第１の基板であるSi基板の上に撮像素子の回路が作成され、その回路上に形成された接着剤の上に、第２の基板が作成されて、形成されている。その際、チップにおいては、実装基板にソルダーボールで実装後、または、チップの状態で、チップの周囲に感光性材料が形成されてから、アンダーフィルが形成された後、感光性材料のみが溶解される。本開示は、例えば、カメラなどの撮像装置に用いられるCMOS固体撮像装置に適用することができる。

Abstract translation: 本发明涉及可以保持底部填充物的安装可靠性，电子设备和制造方法的半导体器件。 在本公开内容中，通过在Si衬底即第一衬底上形成图像拾取元件电路并在形成在电路上的粘合剂上形成第二衬底来形成芯片。 此时，以芯片状态在芯片周围形成感光材料，或者使用焊球将芯片安装在安装基板上之后，在形成底部填充物之后，仅感光材料熔融。 本公开可应用于例如用于诸如照相机的图像拾取装置中的CMOS固态图像拾取装置。

公开(公告)号：WO2010102151A3

公开(公告)日：2011-01-13

申请号：PCT/US2010026276

申请日：2010-03-04

Applicant: VOLTERRA SEMICONDUCTOR CORP ,  MICHAEL MIHALIS ,  JERGOVIC ILIJA

Inventor： MICHAEL MIHALIS ,  JERGOVIC ILIJA

IPC: H01L23/36 ,  H01L23/48

CPC classification number: H01L23/3675 ,  H01L21/56 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/367 ,  H01L23/3672 ,  H01L23/42 ,  H01L24/13 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/75 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2731 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/75745 ,  H01L2224/81191 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83193 ,  H01L2224/838 ,  H01L2224/83855 ,  H01L2224/83862 ,  H01L2224/83874 ,  H01L2224/92242 ,  H01L2224/97 ,  H01L2224/98 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1426 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/0401

Abstract: A semiconductor package can include a semiconductor die having an integrated circuit, a first die surface, and an opposite second die surface. A packaging can be attached to the die and have a holder surface opposite the first die surface. A heat spreader can be configured to cover the second die surface and the packaging surface and can be attached thereto by a layer of adhesive positioned between the heat spreader and the semiconductor die. A semiconductor package array can include an array of semiconductor dies and a heat spreader configured to cover each semiconductor die. A conductive lead can be electrically connected to the integrated circuit in a semiconductor die and can extend from the first die surface. Manufacturing a semiconductor package can include applying thermally conductive adhesive to the heat spreader and placing the heat spreader proximate the semiconductor die.

Abstract translation: 半导体封装可以包括具有集成电路的半导体管芯，第一管芯表面和相对的第二管芯表面。 包装可以附接到模具并且具有与第一模具表面相对的保持器表面。 散热器可以被配置为覆盖第二模具表面和包装表面，并且可以通过位于散热器和半导体管芯之间的粘合剂层附接到散热器。 半导体封装阵列可以包括半导体管芯阵列和配置成覆盖每个半导体管芯的散热器。 导电引线可以与半导体管芯中的集成电路电连接并且可以从第一管芯表面延伸。 制造半导体封装可以包括将热传导粘合剂施加到散热器并将散热器放置在半导体管芯附近。

公开(公告)号：WO2015109157A1

公开(公告)日：2015-07-23

申请号：PCT/US2015/011715

申请日：2015-01-16

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh

IPC: H01L23/498 ,  H01L25/10 ,  H01L21/48

CPC classification number: H01L23/3107 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/561 ,  H01L21/566 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/10 ,  H01L25/105 ,  H01L2221/68327 ,  H01L2221/68372 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2224/83005 ,  H01L2224/92242 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2224/83 ,  H01L2924/014 ,  H01L2924/00

Abstract: A method for simultaneously making a plurality of microelectronic packages by forming an electrically conductive redistribution structure along with a plurality of microelectronic element attachment regions on a carrier. The attachment regions being spaced apart from one another and overlying the carrier. The method also including the formation of conductive connector elements between adjacent attachment regions. Each connector element having the first or second end adjacent the carrier and the remaining end at a height of the microelectronic element. The method also includes forming an encapsulation over portions of the connector elements and subsequently singulating the assembly, into microelectronic units, each including a microelectronic element. The surface of the microelectronic unit, opposite the redistribution structure, having both the active face of the microelectronic element and the free ends of the connector elements so that both are available for connection with a component external to the microelectronic unit.

Abstract translation: 一种通过与载体上的多个微电子元件附着区一起形成导电再分配结构来同时制造多个微电子封装的方法。 附接区域彼此间隔开并且覆盖在载体上。 该方法还包括在相邻附接区域之间形成导电连接器元件。 每个连接器元件具有与载体相邻的第一端或第二端，并且其余端在微电子元件的高度处。 该方法还包括在连接器元件的部分上形成封装，并随后将组件分成微电子单元，每个微电子单元包括微电子元件。 微电子单元的与再分布结构相对的表面具有微电子元件的有源面和连接器元件的自由端，使得两者可用于与微电子单元外部的部件连接。

公开(公告)号：WO2015033197A2

公开(公告)日：2015-03-12

申请号：PCT/IB2014/001646

申请日：2014-08-29

Applicant: TOYOTA JIDOSHA KABUSHIKI KAISHA ,  DENSO CORPORATION

Inventor： KADOGUCHI, Takuya ,  HIRANO, Takahiro ,  KAWASHIMA, Takanori ,  OKUMURA, Tomomi ,  NISHIHATA, Masayoshi

IPC: H01L21/60

CPC classification number: H01L23/49568 ,  H01L23/051 ,  H01L23/3107 ,  H01L23/36 ,  H01L23/3672 ,  H01L23/49513 ,  H01L23/49524 ,  H01L23/49537 ,  H01L23/49548 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L25/072 ,  H01L29/7397 ,  H01L29/861 ,  H01L2224/2612 ,  H01L2224/26175 ,  H01L2224/29111 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32245 ,  H01L2224/33 ,  H01L2224/33181 ,  H01L2224/40137 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83007 ,  H01L2224/83101 ,  H01L2224/83203 ,  H01L2224/83385 ,  H01L2224/83439 ,  H01L2224/83444 ,  H01L2224/83815 ,  H01L2224/92242 ,  H01L2224/92247 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00

Abstract: A semiconductor device includes: opposed first and second metal plates; a plurality of semiconductor elements each interposed between the first metal plate and the second metal plate; a metal block interposed between the first metal plate and each of the semiconductor elements; a solder member interposed between the first metal plate and the metal block and connecting the first metal plate to the metal block; and a resin molding sealing the semiconductor elements and the metal block. A face of the first metal plate, which is on an opposite side of a face of the first metal plate to which the metal block is connected via the solder member, is exposed from the resin molding. The first metal plate has a groove formed along an outer periphery of a region in which the solder member is provided, the groove collectively surrounding the solder member.

Abstract translation: 一种半导体器件包括：相对的第一和第二金属板; 多个半导体元件，各自插入在所述第一金属板和所述第二金属板之间; 介于所述第一金属板和所述半导体元件之间的金属块; 插入在第一金属板和金属块之间并将第一金属板连接到金属块的焊料构件; 以及密封半导体元件和金属块的树脂模制件。 第一金属板的与第一金属板的通过焊料部件连接的第一金属板的面相反一侧的面从树脂成形体露出。 第一金属板具有沿着设置有焊料构件的区域的外周形成的槽，槽围绕焊料构件。

公开(公告)号：WO2013097582A1

公开(公告)日：2013-07-04

申请号：PCT/CN2012/085818

申请日：2012-12-04

Applicant: 北京工业大学 ,  秦飞 ,  夏国峰 ,  安彤 ,  刘程艳 ,  武伟 ,  朱文辉

Inventor： 秦飞 ,  夏国峰 ,  安彤 ,  刘程艳 ,  武伟 ,  朱文辉

IPC: H01L21/60 ,  H01L23/495

CPC classification number: H01L21/4828 ,  H01L21/4825 ,  H01L21/561 ,  H01L21/563 ,  H01L23/3121 ,  H01L23/49541 ,  H01L23/49575 ,  H01L23/49582 ,  H01L23/49861 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/92127 ,  H01L2224/92242 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45664

Abstract: 本发明公开了一种芯片上倒装芯片封装及制造方法。本封装包括引线框架、第一、第二金属材料层、母IC芯片、具有凸点的子IC芯片、绝缘填充材料、粘贴材料、下填料和塑封材料。引线框架包括芯片载体和引脚。金属材料层配置于引线框架上表面和下表面。绝缘填充材料配置于引线框架的台阶式结构下。母IC芯片通过粘贴材料配置于引线框架上表面的第一金属材料层位置，具有凸点的子IC芯片倒转焊接配置于母IC芯片的有缘面上。下填料配置于母IC芯片与具有凸点的子IC芯片之间。塑封材料包覆母IC芯片、具有凸点的子IC芯片、粘贴材料、下填料、第一金属导线和引线框架。本发明提供了基于QFN封装的高可靠性、低成本、高I/O密度的三维封装结构。

公开(公告)号：WO2012015550A9

公开(公告)日：2012-05-31

申请号：PCT/US2011042071

申请日：2011-06-28

Applicant: MONOLITHIC 3D INC ,  OR-BACH ZVI ,  SEKAR DEEPAK C ,  CRONQUIST BRIAN ,  WURMAN ZEEV

Inventor： OR-BACH ZVI ,  SEKAR DEEPAK C ,  CRONQUIST BRIAN ,  WURMAN ZEEV

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L27/0688 ,  B82Y10/00 ,  G11C29/32 ,  G11C2029/3202 ,  H01L21/6835 ,  H01L21/743 ,  H01L21/76254 ,  H01L21/845 ,  H01L22/22 ,  H01L23/481 ,  H01L23/5252 ,  H01L27/0207 ,  H01L27/101 ,  H01L27/105 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11803 ,  H01L27/1211 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/7841 ,  H01L29/7881 ,  H01L29/792 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73153 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2224/83005 ,  H01L2224/83896 ,  H01L2224/92242 ,  H01L2924/01019 ,  H01L2924/01066 ,  H01L2924/01067 ,  H01L2924/10253 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: A method for fabrication of semiconductor device comprising a first wafer comprising first single crystal layer comprising first transistors, first alignment marks, and first transistors interconnect layers comprising at least one metal layer overlying said first single crystal silicon layer, wherein said at least one metal layer comprises copper or aluminum; and comprising a step of implant and high temperature activation to form a conductive layer within a second wafer; and forming a second crystallized layer on top of said first wafer by transferring said conductive layer using ion-cut process, and forming second transistors on said second crystallized layer wherein said second transistors source and drain comprises portion of said first conductive layer.

Abstract translation: 一种用于制造半导体器件的方法，包括第一晶片，所述第一晶片包括第一单晶层，所述第一单晶层包括第一晶体管，第一对准标记和包含覆盖在所述第一单晶硅层上的至少一个金属层的第一晶体管互连层，其中所述至少一个金属层 包括铜或铝; 并且包括植入和高温激活以在第二晶片内形成导电层的步骤; 以及通过使用离子切割工艺转移所述导电层，在所述第一晶片的顶部上形成第二结晶层，以及在所述第二结晶层上形成第二晶体管，其中所述第二晶体管源极和漏极包含所述第一导电层的部分。

公开(公告)号：WO2012015550A2

公开(公告)日：2012-02-02

申请号：PCT/US2011042071

申请日：2011-06-28

Applicant: MONOLITHIC 3D INC ,  OR-BACH ZVI ,  SEKAR DEEPAK C ,  CRONQUIST BRIAN ,  WURMAN ZEEV

Inventor： OR-BACH ZVI ,  SEKAR DEEPAK C ,  CRONQUIST BRIAN ,  WURMAN ZEEV

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L27/0688 ,  B82Y10/00 ,  G11C29/32 ,  G11C2029/3202 ,  H01L21/6835 ,  H01L21/743 ,  H01L21/76254 ,  H01L21/845 ,  H01L22/22 ,  H01L23/481 ,  H01L23/5252 ,  H01L27/0207 ,  H01L27/101 ,  H01L27/105 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11803 ,  H01L27/1211 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/7841 ,  H01L29/7881 ,  H01L29/792 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73153 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2224/83005 ,  H01L2224/83896 ,  H01L2224/92242 ,  H01L2924/01019 ,  H01L2924/01066 ,  H01L2924/01067 ,  H01L2924/10253 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: A method for fabrication of semiconductor device comprising a first wafer comprising first single crystal layer comprising first transistors, first alignment marks, and first transistors interconnect layers comprising at least one metal layer overlying said first single crystal silicon layer, wherein said at least one metal layer comprises copper or aluminum; and comprising a step of implant and high temperature activation to form a conductive layer within a second wafer; and forming a second crystallized layer on top of said first wafer by transferring said conductive layer using ion-cut process, and forming second transistors on said second crystallized layer wherein said second transistors source and drain comprises portion of said first conductive layer.

Abstract translation: 一种用于制造半导体器件的方法，该半导体器件包括第一晶片，该第一晶片包括第一单晶层，该第一单晶层包括第一晶体管，第一对准标记和第一晶体管互连层，该互连层包括覆盖在所述第一单晶硅层上的至少一个金属层， 包含铜或铝; 并且包括注入和高温激活以在第二晶片内形成导电层的步骤; 以及通过使用离子切割工艺转移所述导电层在所述第一晶片的顶部上形成第二晶化层，以及在所述第二晶化层上形成第二晶体管，其中所述第二晶体管源极和漏极包括所述第一导电层的一部分。

公开(公告)号：WO2015033197A3

公开(公告)日：2015-08-13

申请号：PCT/IB2014001646

申请日：2014-08-29

Applicant: TOYOTA MOTOR CO LTD ,  DENSO CORP

Inventor： KADOGUCHI TAKUYA ,  HIRANO TAKAHIRO ,  KAWASHIMA TAKANORI ,  OKUMURA TOMOMI ,  NISHIHATA MASAYOSHI

IPC: H01L21/60 ,  H01L23/051 ,  H01L23/492 ,  H01L23/495 ,  H01L25/07

CPC classification number: H01L23/49568 ,  H01L23/051 ,  H01L23/3107 ,  H01L23/36 ,  H01L23/3672 ,  H01L23/49513 ,  H01L23/49524 ,  H01L23/49537 ,  H01L23/49548 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L25/072 ,  H01L29/7397 ,  H01L29/861 ,  H01L2224/2612 ,  H01L2224/26175 ,  H01L2224/29111 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32245 ,  H01L2224/33 ,  H01L2224/33181 ,  H01L2224/40137 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83007 ,  H01L2224/83101 ,  H01L2224/83203 ,  H01L2224/83385 ,  H01L2224/83439 ,  H01L2224/83444 ,  H01L2224/83815 ,  H01L2224/92242 ,  H01L2224/92247 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00

Abstract: A semiconductor device (20) includes: opposed first (36, 56) and second (34, 54) metal plates; a plurality of semiconductor elements (26, 28, 30, 32, 206, 208, 210, 212, 306, 308, 310, 312) each interposed between the first metal plate (36, 56) and the second metal plate (34, 54); a metal block (44, 50, 314, 316) interposed between the first metal plate (36, 56) and each of the semiconductor elements (26, 28, 30, 32, 206, 208, 210, 212, 306, 308, 310, 312); a solder member (46, 52) interposed between the first metal plate (36, 56) and the metal block (44, 50, 314, 316) and connecting the first metal plate (36, 56) to the metal block (44, 50, 314, 316); and a resin moulding (74) sealing the semiconductor elements (26, 28, 30, 32, 206, 208, 210, 212, 306, 308, 310, 312) and the metal block (44, 50, 314, 316). A face of the first metal plate (36, 56), which is on an opposite side of a face of the first metal plate (36, 56) to which the metal block (44, 50, 314, 316) is connected via the solder member (46, 52), is exposed from the resin moulding (74). The first metal plate (36, 56) has a groove (70, 72) formed along an outer periphery of a region in which the solder member(s) (46, 52) is(are) provided, the groove (70, 72) collectively surrounding the solder member(s) (46, 52) so as to prevent spreading of the solder members (46, 52) on a bonding face of the first metal plate (36, 56). Each of the semiconductor elements (26, 30, 206, 210, 306, 310) may be a power semiconductor switching element, such as an insulated gate bipolar transistor (IGBT), that undergoes switching operation at the time of converting electric power and each of the semiconductor elements (28, 32, 208, 212, 308, 312) may be a reflux diode that is required in order to circulate current at the time of interrupting a corresponding one of the semiconductor elements (26, 30, 206, 210, 306, 310).

Abstract translation: 半导体器件（20）包括：相对的第一（36,56）和第二（34,54）金属板; 每个插入在第一金属板（36,56）和第二金属板（34）之间的半导体元件（26,28,30,32,26,28,210,212,306,308,310,312） 54）; 插入在第一金属板（36,56）和每个半导体元件（26,28,30,32,36,208,210,212,306,308,316）之间的金属块（44,45,314,316） 310,312）; 插入在第一金属板（36,56）和金属块（44,45,314,316）之间并将第一金属板（36,56）连接到金属块（44）的焊料构件（46,52） 50,314,316）; 以及密封半导体元件（26,28,30,32,26,208,210,212,306,308,310,312）和金属块（44,50,314,316）的树脂模制件（74）。 第一金属板（36,56）的与第一金属板（36,56）的与金属块（44,50,214,316）连接的面的相对侧上的表面经由 焊料构件（46,52）从树脂成形体（74）露出。 第一金属板（36,56）具有沿着设置有焊料部件（46,52）的区域的外周形成的槽（70,72），槽（70,72） ）共同围绕焊料部件（46,52），以防止焊料部件（46,52）在第一金属板（36,56）的接合面上的扩散。 每个半导体元件（26,30,306,210,306,310）可以是功率半导体开关元件，例如绝缘栅双极晶体管（IGBT）），其在转换电力时经历开关操作，并且每个 半导体元件（28,32，208,212,308,312）可以是回流二极管，其是为了在中断相应的一个半导体元件（26,30,306,210）期间循环电流所需的 ，306,310）。