公开(公告)号：WO2015151874A1

公开(公告)日：2015-10-08

申请号：PCT/JP2015/058530

申请日：2015-03-20

Applicant: デクセリアルズ株式会社

Inventor： 阿久津　恭志 ,  荒木　雄太

IPC: H01R11/01 ,  H01L21/60 ,  H01R43/00

CPC classification number: H01L24/27 ,  H01B1/22 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/13144 ,  H01L2224/16227 ,  H01L2224/27003 ,  H01L2224/271 ,  H01L2224/27334 ,  H01L2224/2743 ,  H01L2224/27515 ,  H01L2224/29005 ,  H01L2224/29082 ,  H01L2224/29083 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/29357 ,  H01L2224/29364 ,  H01L2224/2939 ,  H01L2224/294 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/32501 ,  H01L2224/73204 ,  H01L2224/81488 ,  H01L2224/81903 ,  H01L2224/83101 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83488 ,  H01L2224/83851 ,  H01L2924/381 ,  H01L2924/00014 ,  H01L2924/0635 ,  H01L2924/0615 ,  H01L2924/069 ,  H01L2924/0665 ,  H01L2924/066 ,  H01L2924/07 ,  H01L2924/0675 ,  H01L2924/061 ,  H01L2924/00012 ,  H01L2924/0549 ,  H01L2924/0543 ,  H01L2924/01049 ,  H01L2924/0544 ,  H01L2924/0105

Abstract: 生産性高く製造することができ、かつショート発生率を抑制できる異方性導電フィルム（１Ａ）は、そのフィルム厚方向（ｚ）の所定の深さに導電粒子（２ａ）が分散している第１導電粒子層（３ａ）と、第１導電粒子層（３ａ）と異なる深さに導電粒子（２ｂ）が分散している第２導電粒子層（３ｂ）を有する。各導電粒子層（３ａ、３ｂ）において、隣り合う導電粒子（２ａ、２ｂ）の最近接距離（Ｌａ、Ｌｂ）は、導電粒子（２ａ、２ｂ）の平均粒子径の２倍以上である。

Abstract translation: 可以以高生产率制造并能够抑制短路速率的各向异性导电膜（1A）包括其中导电颗粒（2a）在膜厚度方向上以预定深度分散的第一导电颗粒层（3a） z）和第二导电颗粒层（3b），其中导电颗粒（2b）在不同于第一导电颗粒层（3a）的深度处分散。 在每个导电粒子层（3a，3b）中，相邻的导电粒子（2a，2b）之间的最近距离（La，Lb）是导电粒子（2a，2b）的平均粒径的两倍以上。

公开(公告)号：WO2012019867A1

公开(公告)日：2012-02-16

申请号：PCT/EP2011/062156

申请日：2011-07-15

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH ,  CHANG, Seng-Teong ,  OOI, Chee-Eng

Inventor： CHANG, Seng-Teong ,  OOI, Chee-Eng

IPC: H01L23/495

CPC classification number: H01L23/49503 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L33/486 ,  H01L33/62 ,  H01L2224/32057 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/83194 ,  H01L2224/83385 ,  H01L2224/85385 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/0781 ,  H01L2924/07811 ,  H01L2924/1204 ,  H01L2924/12041 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: Es wird ein Chipträger (1) angeben, der einen Montagebereich (10) zur Montage eines Halbleiterchips (2) und mindestens einer Vertiefung (12) in einer Oberfläche (11) des Montagebereichs (10) aufweist, wobei die Vertiefung (12) eine laterale Abmessung aufweist, die kleiner als eine laterale Abmessung des Halbleiterchips (2) ist. Weiterhin werden ein elektronisches Bauelement mit einem Chipträger und ein Verfahren zur Herstellung eines Chipträgers angegeben.

Abstract translation: 它是指定具有用于安装半导体芯片（2）和在所述安装部（10）的表面（11）的至少一个凹部（12），所述的安装部分（10）的芯片载体（1）的凹部（12）的横向 具有尺寸大于半导体芯片（2）的横向尺寸小。 此外，电子部件都标有一个芯片载体和用于制造芯片载体的方法。

公开(公告)号：WO2010036051A2

公开(公告)日：2010-04-01

申请号：PCT/KR2009005481

申请日：2009-09-25

Applicant: LG INNOTEK CO LTD ,  KIM JI YUN ,  SHIN HYUN SUB ,  LEE SUNG WON ,  LEE HYUNG EUI ,  SEO YEONG UK ,  RYU SUNG WUK ,  LEE HYUK SOO

Inventor： KIM JI YUN ,  SHIN HYUN SUB ,  LEE SUNG WON ,  LEE HYUNG EUI ,  SEO YEONG UK ,  RYU SUNG WUK ,  LEE HYUK SOO

IPC: H01L23/495 ,  H01L21/60

CPC classification number: H01L21/4832 ,  H01L23/49503 ,  H01L23/49513 ,  H01L23/49541 ,  H01L23/49568 ,  H01L23/49582 ,  H01L24/48 ,  H01L24/73 ,  H01L24/95 ,  H01L2224/32057 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/484 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2224/85001 ,  H01L2224/85411 ,  H01L2224/85439 ,  H01L2224/85444 ,  H01L2224/85447 ,  H01L2224/85455 ,  H01L2224/85457 ,  H01L2224/85464 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/157 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: The present invention relates to structure and manufacture method for multi-row lead frame and semiconductor package, the method characterized by forming a pad portion on a metal material (first step); performing a surface plating process or organic material coating following the first pattern formation (second step); forming a second pattern on the metal material (third step); and packaging a semiconductor chip following the second pattern formation (fourth step), whereby an under-cut phenomenon is minimized by applying a gradual etching.

Abstract translation: 本发明涉及多排引线框架和半导体封装的结构和制造方法，其特征在于在金属材料上形成焊盘部分（第一步骤）; 在第一图案形成之后执行表面电镀工艺或有机材料涂层（第二步骤）; 在金属材料上形成第二图案（第三步骤）; 并且在第二图案形成之后封装半导体芯片（第四步骤），由此通过施加渐进蚀刻来最小化底切现象。

公开(公告)号：WO2009011752A3

公开(公告)日：2009-03-26

申请号：PCT/US2008008134

申请日：2008-06-27

Applicant: TESSERA INC ,  HABA BELGACEM

Inventor： HABA BELGACEM

IPC: H01L23/28

CPC classification number: H01L23/49827 ,  H01L21/486 ,  H01L23/13 ,  H01L23/49861 ,  H01L24/16 ,  H01L24/28 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2224/27013 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48237 ,  H01L2224/4824 ,  H01L2224/484 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83051 ,  H01L2224/83385 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/078 ,  H01L2924/15151 ,  H01L2924/181 ,  H01L2924/19042 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: Microelectronic package elements (202) and packages (280) having dielectric layers (220) and methods (100) of fabricating such elements (202) and packages (280) are disclosed. The elements (202) and packages (280) may advantageously be used in microelectronic assemblies having high routing density.

Abstract translation: 公开了具有制造这种元件（202）和封装（280）的介电层（220）和方法（100）的微电子封装元件（202）和封装（280）。 元件（202）和封装（280）可以有利地用于具有高布线密度的微电子组件中。

公开(公告)号：WO2007146775A2

公开(公告)日：2007-12-21

申请号：PCT/US2007/070715

申请日：2007-06-08

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  HUDDLESTON, Wyatt, Allen ,  O'CONNOR, Shawn, M.

Inventor： HUDDLESTON, Wyatt, Allen ,  O'CONNOR, Shawn, M.

IPC: H01L21/00

CPC classification number: H01L24/97 ,  H01L24/16 ,  H01L24/33 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L25/50 ,  H01L2224/16 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2224/83136 ,  H01L2224/83385 ,  H01L2224/8385 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19103 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A multi-chip semiconductor package (10) and methods of manufacture are disclosed. In described embodiments, a first semiconductor chip (14) is affixed to a package substrate (12) and a second semiconductor chip (16) is affixed to at least a portion of a surface of the first semiconductor chip, forming an overhang (22). Underpinning (28) is interposed for supporting the overhang in order to resist deflection during assembly.

Abstract translation: 公开了一种多芯片半导体封装（10）及其制造方法。 在所描述的实施例中，第一半导体芯片（14）固定到封装基板（12）上，并且第二半导体芯片（16）固定到第一半导体芯片的表面的至少一部分上，形成突出端（22） 。 插入支架（28）用于支撑悬伸以防止组装过程中的偏转。

公开(公告)号：WO2006113171A1

公开(公告)日：2006-10-26

申请号：PCT/US2006/013038

申请日：2006-04-06

Applicant: SANDISK CORPORATION ,  WANG, Ken Jian Ming ,  TAKIAR, Hem ,  YU, Cheemen ,  CHIU, Chin-tien ,  LIAO, Chih-chin ,  CHEN, Han-shiao

Inventor： WANG, Ken Jian Ming ,  TAKIAR, Hem ,  YU, Cheemen ,  CHIU, Chin-tien ,  LIAO, Chih-chin ,  CHEN, Han-shiao

IPC: H01L23/498

CPC classification number: H01L23/562 ,  H01L21/56 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/48 ,  H01L23/49805 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/528 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/05015 ,  H01L2224/05023 ,  H01L2224/0605 ,  H01L2224/06151 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1438 ,  H01L2924/15313 ,  H01L2924/15323 ,  H01L2924/15333 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A rigid wave pattern formed on a first side of a substrate in a semiconductor die package. The rigid wave pattern aligns with and overlies the contact fingers formed on the second side of the substrate. When the substrate and dice are encased during the molding process, the rigid wave pattern effectively reduces deformation of and stresses on the dice, therefore substantially alleviating die cracking.

Abstract translation: 形成在半导体管芯封装中的衬底的第一侧上的刚性波形图案。 刚性波形图案与形成在基板的第二侧上的接触指状物对准并覆盖在其上。 当模制过程中衬底和裸片被封装时，刚性波形有效地减少了模具的变形和应力，从而大大减轻了模具开裂。

公开(公告)号：WO2006061673A1

公开(公告)日：2006-06-15

申请号：PCT/IB2004/004046

申请日：2004-12-09

Applicant: INFINEON TECHNOLOGIES AG ,  CHAI, Fui Jin ,  LOH, Hai Guan

Inventor： CHAI, Fui Jin ,  LOH, Hai Guan

IPC: H01L25/065 ,  H01L21/56

CPC classification number: H01L24/73 ,  H01L21/565 ,  H01L21/6835 ,  H01L23/3121 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/743 ,  H01L24/83 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32055 ,  H01L2224/32057 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83385 ,  H01L2224/838 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/078 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: An encapsulated semiconductor package comprises a substrate (4)including a chip mounting area (12) and inner contact pads (6) on its upper surface and at least two semiconductor chips (2, 3), each having an active surface with a plurality of chip contact pads (10) and a passive surface. A first semiconductor chip (2) is mounted on the chip mounting area (12). A spacer block (14) including a first and a second mounting face lying in essentially parallel planes is positioned between and attached to the first semiconductor chip (2) and a second semiconductor chip (3). The mounting faces of the spacer block (14) have a rounded outline.

Abstract translation: 封装的半导体封装包括在其上表面上包括芯片安装区域（12）和内部接触焊盘（6）的衬底（4）和至少两个半导体芯片（2,3），每个半导体芯片具有多个 芯片接触焊盘（10）和被动表面。 第一半导体芯片（2）安装在芯片安装区域（12）上。 包括位于基本上平行的平面中的第一和第二安装面的间隔块（14）位于第一半导体芯片（2）之间并附接到第一半导体芯片（2）和第二半导体芯片（3）之间。 间隔块（14）的安装面具有圆形轮廓。

公开(公告)号：WO2005092070A3

公开(公告)日：2006-05-04

申请号：PCT/US2005009809

申请日：2005-03-23

Applicant: TEXAS INSTRUMENTS INC ,  CHERUKURI KALYAN C ,  VIGRASS WILLIAM J

Inventor： CHERUKURI KALYAN C ,  VIGRASS WILLIAM J

IPC: H01L21/58 ,  H01L21/68 ,  H01L23/02 ,  H01L23/58 ,  H01L25/065 ,  H01L21/44 ,  H01L21/48 ,  H01L23/34 ,  H01L23/48 ,  H02G3/08

CPC classification number: H01L21/6835 ,  H01L23/585 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L25/0657 ,  H01L2224/05624 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48624 ,  H01L2224/73265 ,  H01L2224/83136 ,  H01L2224/83365 ,  H01L2224/83385 ,  H01L2224/83855 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01043 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012

Abstract: A semiconductor device 40 including a vertical assembly of semiconductor chips 401, 402 interconnected on a substrate with one or more metal standoffs 41 providing a fixed space between each supporting chip 401 and a next successive vertically stacked chip 402 is described. The device is fabricated by patterning islands of aluminum atop the passivation layer of each supporting chip simultaneously with processing to form bond pad caps. The fabrication process requires no additional cost, and has the advantage of providing standoffs for a plurality of chips by processing in wafer form, thereby avoiding additional assembly costs. Further, the standoffs provide improved thermal dissipation for the device and a uniform, stable bonding surface for wire bonding each of the chips to the substrate.

Abstract translation: 描述了半导体器件40，其包括在衬底上互连的半导体芯片401,402的垂直组件，其中一个或多个金属支座41在每个支撑芯片401和下一个连续垂直堆叠的芯片402之间提供固定空间。 该器件通过在处理形成接合焊盘盖的同时在每个支撑芯片的钝化层顶上构图铝的岛来制造。 制造过程不需要额外的成本，并且具有通过以晶片形式处理为多个芯片提供间隔的优点，从而避免额外的组装成本。 此外，该间隙为器件提供了改进的热耗散以及用于将每个芯片引线接合到衬底的均匀稳定的接合表面。

公开(公告)号：WO2006039294A1

公开(公告)日：2006-04-13

申请号：PCT/US2005/034676

申请日：2005-09-29

Applicant: HONEYWELL INTERNATIONAL, INC. ,  HEFFNER, Kenneth ,  DALZELL, William, J. ,  FLEISCHMANN, Scott

Inventor： HEFFNER, Kenneth ,  DALZELL, William, J. ,  FLEISCHMANN, Scott

IPC: C08K3/04 ,  H01L23/373

CPC classification number: H01L23/295 ,  B82Y30/00 ,  C08K3/04 ,  C09K5/14 ,  H01L23/3737 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2929 ,  H01L2224/29299 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29386 ,  H01L2224/29393 ,  H01L2224/32057 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15151 ,  H01L2224/29101 ,  H01L2924/00 ,  H01L2924/0532 ,  H01L2924/05432 ,  H01L2924/05032 ,  H01L2924/05042 ,  H01L2924/0503 ,  H01L2924/04642 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: The present invention provides thermally conductive, electrically insulating composites that can be used to help conduct heat away from a heat source such as from microelectronic structures that generate heat during use. In one aspect, the present invention relates to an electronic system comprising a microelectronic device and a thermally conductive, composite in thermal contact with the microelectronic device. The composite is derived from ingredients comprising a macrocyclic oligomer; and a thermally conductive filler comprising diamond.

Abstract translation: 本发明提供导热的电绝缘复合材料，其可用于帮助将热量从热源例如从使用过程中产生热量的微电子结构传导出去。 一方面，本发明涉及包括微电子器件和与微电子器件热接触的导热复合材料的电子系统。 该复合材料衍生自包含大环低聚物的成分; 和包含金刚石的导热填料。

公开(公告)号：WO2005091383A1

公开(公告)日：2005-09-29

申请号：PCT/JP2004/004092

申请日：2004-03-24

Applicant: 株式会社ルネサス柳井セミコンダクタ ,  日立ケーブルプレシジョン株式会社 ,  スタンレー電気株式会社 ,  大野 栄治 ,  高橋 正一 ,  河村 幹義 ,  山村 稔 ,  玉木 忠司 ,  大場 勇人 ,  鍵和田 眞孝 ,  高山 弘幸 ,  寺村 慶 ,  大高 篤 ,  森川 利明

Inventor： 大野 栄治 ,  高橋 正一 ,  河村 幹義 ,  山村 稔 ,  玉木 忠司 ,  大場 勇人 ,  鍵和田 眞孝 ,  高山 弘幸 ,  寺村 慶 ,  大高 篤 ,  森川 利明

IPC: H01L33/00

CPC classification number: H01L24/33 ,  H01L23/49503 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L33/486 ,  H01L33/54 ,  H01L33/60 ,  H01L33/62 ,  H01L2224/26175 ,  H01L2224/29111 ,  H01L2224/29139 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83385 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/10329 ,  H01L2924/10336 ,  H01L2924/12041 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/3011 ,  H01L2924/351 ,  H01S5/0071 ,  H01S5/02228 ,  H01S5/0224 ,  H01S5/02244 ,  H01S5/02272 ,  H01S5/02292 ,  H01S5/0425 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/01014 ,  H01L2924/01031 ,  H01L2924/00012 ,  H01L2924/3512 ,  H01L2924/0665 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　　半導体基板（素子基板）の一主面に発光層を介して設けられた第１電極とリードフレームの第１リードを向かい合わせて電気的に接続する工程と、前記素子基板の発光層が設けられた面の裏面に設けられた第２電極と前記リードフレームの第２リードを電気的に接続する工程と、前記第１電極と前記第１リードの接続部及び前記第２電極と第２リードの電極部を透明な樹脂で封止する工程と、前記第１リード及び第２リードを前記リードフレームから切断して個辺化する工程とを備える発光装置の製造方法において、前記発光素子の第１電極と前記第１リードを電気的に接続する工程の前に、前記発光素子の第１電極上に合金または単一金属でなる接合材料の膜（接合材膜）を形成しておき、前記第１リードの素子搭載部に、前記接合材料の広がりを低減するパターンを形成しておくことにより、前記第１電極と重なる接合領域の外側に流れ出る接合材料の量を低減する。

Abstract translation: 一种发光器件的制造方法，其特征在于，包括：通过发光部件将设置在半导体衬底（器件衬底）的第一主表面上的第一电极面对面地电连接到引线框架的第一引线的步骤 将设置有所述器件基板的第二主表面的第二电极电连接到所述引线框架的第二引线的步骤，将所述第一电极连接到所述第一引线的连接部分封装到所述第一引线和所述电极部分的步骤 所述第二电极和所述第二引线具有透明树脂，以及从所述引线框架切割所述第一引线和所述第二引线以产生分立器件的步骤。 在将第一电极电连接到第一引线的步骤之前，在第一电极上形成由合金或单一金属制成的接合材料的膜（接合材料膜），以及用于减少接合的扩展的图案 材料形成在第一引线的器件安装区域上。 因此，可以减少流过在其上放置第一电极的接合区域之外的接合材料的量。