公开(公告)号：WO2015175872A1

公开(公告)日：2015-11-19

申请号：PCT/US2015/030959

申请日：2015-05-15

Applicant: EVERSPIN TECHNOLOGIES, INC.

Inventor： LIN, Wenchin ,  JANESKY, Jason

IPC: G11C11/15 ,  H01L23/14 ,  H01L23/552

CPC classification number: H01L43/02 ,  G11C5/005 ,  G11C11/16 ,  H01L23/13 ,  H01L23/14 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/552 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L27/222 ,  H01L43/12 ,  H01L2224/04042 ,  H01L2224/06136 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/45015 ,  H01L2224/4824 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/92147 ,  H01L2924/00014 ,  H01L2924/1441 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/207

Abstract: Structures and methods are disclosed for shielding magnetically sensitive components. One structure includes a substrate, a bottom shield deposited on the substrate, a magnetoresistive semiconductor device having a first surface and a second surface opposing the first surface, the first surface of the magnetoresistive semiconductor device deposited on the bottom shield, a top shield deposited on the second surface of the magnetoresistive semiconductor device, the top shield having a window for accessing the magnetoresistive semiconductor device, and a plurality of interconnects that connect the magnetoresistive semiconductor device to a plurality of conductive elements.

Abstract translation: 公开了用于屏蔽磁敏元件的结构和方法。 一种结构包括衬底，沉积在衬底上的底部屏蔽，具有第一表面和与第一表面相对的第二表面的磁阻半导体器件，沉积在底部屏蔽上的磁阻半导体器件的第一表面，沉积在 磁阻半导体器件的第二表面，顶部屏蔽件具有用于访问磁阻半导体器件的窗口，以及将磁阻半导体器件连接到多个导电元件的多个互连。

公开(公告)号：WO2014112458A1

公开(公告)日：2014-07-24

申请号：PCT/JP2014/050405

申请日：2014-01-14

Applicant: ピーエスフォー ルクスコ エスエイアールエル ,  佐長 裕

Inventor： 佐長　裕

IPC: H01L21/60 ,  H01L23/12 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/0657 ,  H01L21/78 ,  H01L23/481 ,  H01L23/5226 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L24/94 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/06136 ,  H01L2224/06181 ,  H01L2224/11005 ,  H01L2224/1146 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/17517 ,  H01L2224/81801 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/00012 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/81

Abstract: 　本発明の課題は、製品の種類によらず、バンプ形成時の生産効率を一定にすることが可能な半導体装置の製造方法を提供することにある。本発明の半導体装置の製造方法では、半導体ウェハ２０１の表面に、第１のバンプ開口面積となるように導電バンプ２１１を形成し、半導体ウェハ２０１の表面に、第２のバンプ開口面積となるようにダミーバンプ２１３を形成し、この際、第１のバンプ開口面積と第２のバンプ開口面積の合計が、導電バンプ４１１のみを有する半導体ウェハ４０２の、導電バンプ４１１の開口面積に対応する値となるようにダミーバンプを形成することにより、半導体装置２００を製造する。

Abstract translation: 本发明解决的问题是提供一种制造半导体器件的方法，该半导体器件能够在凸起形成期间提高生产效率，而与产品的类型无关。 在该半导体装置的制造方法中，在半导体晶片（201）的表面上形成导电凸块（211），以形成第一凸起开口面积，在 半导体晶片（201），以形成第二凸起开口区域。 在这种情况下，形成虚设凸起，使得第一凸起开口面积和第二凸起开口面积的总和是与仅具有半导体晶片（402）的导电凸块（411）的开口面积相对应的值 导电凸块（411），由此制造半导体器件（200）。

公开(公告)号：WO2013010512A3

公开(公告)日：2013-09-19

申请号：PCT/CN2012083282

申请日：2012-10-22

Applicant: SPREADTRUM COMM SHANGHAI CO ,  ZHOU XINSHU

Inventor： ZHOU XINSHU

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/485

CPC classification number: H01L22/32 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/0392 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/06051 ,  H01L2224/061 ,  H01L2224/06136 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: An apparatus and methods for electrical testing for a flip chip are provided. A pad (100) on a flip chip (200) comprises: a first portion for contact with one or more tips of a probe device during a testing before a bumping on the pad; and a second portion for the bumping without contact with the one or more tips during the testing. The flip chip and manufacturing methods are also disclosed. The pads (100) on a flip chip (200) may be tested using a probe card while estimating the problems caused by the probe marks on the pads (100).

Abstract translation: 提供了一种用于倒装芯片的电测试的装置和方法。 倒装芯片（200）上的焊盘（100）包括：第一部分，用于在焊盘碰撞之前的测试期间与探针装置的一个或多个尖端接触; 以及用于在测试期间不与一个或多个尖端接触的凸块的第二部分。 还公开了倒装芯片和制造方法。 倒装芯片（200）上的焊盘（100）可以使用探针卡进行测试，同时估计由焊盘（100）上的探针标记引起的问题。

公开(公告)号：WO2013052372A2

公开(公告)日：2013-04-11

申请号：PCT/US2012/057905

申请日：2012-09-28

Applicant: INVENSAS CORPORATION

Inventor： CRISP, Richard, Dewitt ,  ZOHNI, Wael ,  HABA, Belgacem ,  LAMBRECHT, Frank

CPC classification number: G06F1/16 ,  G06F1/18 ,  G11C5/04 ,  G11C5/063 ,  G11C5/066 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/06 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06136 ,  H01L2224/06156 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/19041 ,  H01L2924/19103 ,  H01L2924/3011 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A microelectronic package 10 can include a substrate 20 having first and second surfaces 21, 22 and first and second apertures 26a, 26b extending therebetween, first and second microelectronic elements 30a, 30b each having a surface 31 facing the first surface, terminals 25a exposed at the second surface in a central region 23 thereof, and leads 40 electrically connected between contacts 35 exposed at the surface of each microelectronic element and the terminals. The apertures 26a, 26b can have first and second parallel axes 29a, 29b extending in directions of the lengths of the respective apertures. The central region 23 of the second surface 22 can be disposed between the first and second axes 29a, 29b. The terminals 25a can be configured to carry address information usable by circuitry within the microelectronic package 10 to determine an addressable memory location from among all the available addressable memory locations of a memory storage array of at least one of the microelectronic elements 30a, 30b.

Abstract translation: 微电子封装10可以包括具有第一和第二表面21,22的衬底20和在其间延伸的第一和第二孔26a，26b，第一和第二微电子元件30a，30b，每个具有面向第一表面的表面31， 在其中央区域23中的第二表面和电连接在暴露在每个微电子元件的表面处的触点35和端子之间的引线40。 孔26a，26b可以具有在相应孔的长度方向上延伸的第一和第二平行轴线29a，29b。 第二表面22的中心区域23可以设置在第一和第二轴线29a，29b之间。 终端25a可以被配置为承载可由微电子封装10内的电路使用的地址信息，以从微电子元件30a，30b中的至少一个的存储器存储阵列的所有可寻址的存储器单元中确定可寻址的存储器位置。

公开(公告)号：WO2013010512A2

公开(公告)日：2013-01-24

申请号：PCT/CN2012/083282

申请日：2012-10-22

Applicant: SPREADTRUM COMMUNICATIONS (SHANGHAI) CO., LTD. ,  ZHOU, Xinshu

Inventor： ZHOU, Xinshu

CPC classification number: H01L22/32 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/0392 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/06051 ,  H01L2224/061 ,  H01L2224/06136 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: The present invention relates to apparatus and method for electrical testing for flip chip. An embodiment of the present invention provides a pad on a flip chip, comprising: a first portion for contact with one or more tips of a probe device during a testing before a bumping on the pad; and a second portion for the bumping without contact with the one or more tips during the testing. The flip chip and manufacturing methods are also disclosed. With embodiments of the present invention, the pads on a flip chips may be tested using a probe card while estimating the problems caused by the probe marks on the pads.

Abstract translation: 本发明涉及倒装芯片的电气测试装置和方法。 本发明的实施例提供了一种倒装芯片上的焊盘，包括：第一部分，用于在焊盘碰撞之前的测试期间与探针装置的一个或多个尖端接触; 以及用于在测试期间不与一个或多个尖端接触的凸块的第二部分。 还公开了倒装芯片和制造方法。 利用本发明的实施例，翻转芯片上的焊盘可以使用探针卡进行测试，同时估计由焊盘上的探针标记引起的问题。

公开(公告)号：WO2013009741A1

公开(公告)日：2013-01-17

申请号：PCT/US2012/046049

申请日：2012-07-10

Applicant: TESSERA, INC. ,  CRISP, Richard Dewitt ,  HABA, Belgacem ,  ZOHNI, Wael

Inventor： CRISP, Richard Dewitt ,  HABA, Belgacem ,  ZOHNI, Wael

IPC: H01L25/065 ,  G11C5/06

CPC classification number: H01L23/48 ,  G11C5/06 ,  H01L23/3128 ,  H01L24/06 ,  H01L24/13 ,  H01L24/29 ,  H01L24/48 ,  H01L24/50 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/29193 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48011 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73203 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/1203 ,  H01L2924/1205 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1433 ,  H01L2924/14335 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/1443 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/15313 ,  H01L2924/157 ,  H01L2924/15786 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/18161 ,  H01L2924/18165 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A microelectronic package (10) may have a plurality of terminals (36) disposed at a face (32) thereof which are configured for connection to at least one external component, e.g., a circuit panel (70). First and second microelectronic elements (12), (14) can be affixed with packaging structure (30) therein. A first electrical connection (51A, 40A, 74A) can extend from a respective terminal (36A) of the package (10) to a corresponding contact (20A) on the first microelectronic element (12), and a second electrical connection (53A, 40B, 52A) can extend from the respective terminal (36A) to a corresponding contact (26A) on the second microelectronic element (14), the first and second connections being configured such that a respective signal carried by the first and second connections is subject to propagation delay of the same duration between the respective terminal (36A) and each of the corresponding contacts (20A, 26A) coupled thereto.

Abstract translation: 微电子封装（10）可以具有布置在其表面（32）处的多个端子（36），所述端子被构造用于连接至少一个外部部件，例如电路板（70 ）。 第一和第二微电子元件（12），（14）可以与封装结构（30）一起固定在其中。 第一电连接（51A，40A，74A）可以从封装（10）的相应端子（36A）延伸到第一微电子元件（12）上的相应触点（20A），并且第二电连接（53A， 40B，52A）可以从相应的端子（36A）延伸到第二微电子元件（14）上的对应触点（26A），第一和第二连接被配置为使得由第一和第二连接承载的相应信号受到 到相应端子（36A）和与其连接的每个对应触点（20A，26A）之间的相同持续时间的传播延迟。

公开(公告)号：WO2006124295A2

公开(公告)日：2006-11-23

申请号：PCT/US2006017036

申请日：2006-05-04

Applicant: MICRON TECHNOLOGY INC ,  WOOD ALAN G ,  HIATT WILLIAM M ,  HEMBREE DAVID R

Inventor： WOOD ALAN G ,  HIATT WILLIAM M ,  HEMBREE DAVID R

IPC: H01L23/48 ,  H01L21/44

CPC classification number: H01L21/76898 ,  H01L21/4885 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/4951 ,  H01L23/4985 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/50 ,  H01L24/78 ,  H01L24/81 ,  H01L24/83 ,  H01L24/85 ,  H01L24/86 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05571 ,  H01L2224/06102 ,  H01L2224/06136 ,  H01L2224/11003 ,  H01L2224/1131 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/114 ,  H01L2224/1147 ,  H01L2224/116 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/2518 ,  H01L2224/45015 ,  H01L2224/451 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/4824 ,  H01L2224/4845 ,  H01L2224/48465 ,  H01L2224/48599 ,  H01L2224/48699 ,  H01L2224/48799 ,  H01L2224/78301 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/85001 ,  H01L2224/851 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85207 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01031 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/19042 ,  Y10T29/53187 ,  Y10T29/53209 ,  H01L2924/00 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2224/83851 ,  H01L2224/05552

Abstract: A backside method for fabricating a semiconductor component (50) with a conductive interconnect (44) includes the step of providing a semiconductor substrate (12) having a circuit side (14), a backside (16), and a substrate contact (18) on the circuit side (14). The method also includes the steps of forming a substrate opening (30) from the backside (16) to the substrate contact (18), and then bonding the conductive interconnect (44) to an inner surface (32) of the substrate contact (18). A system (62) for performing the method includes the semiconductor substrate (12), a thinning system (64) for thinning the semiconductor substrate (12), an etching system (66A) for forming the substrate opening (30), and a bonding system (38) for bonding the conductive interconnect (44) to the substrate contact (18). The semiconductor component (50) can be used to form module components (98), underfilled components (106), stacked components (116), and image sensor semiconductor components (50IS).

Abstract translation: 用于制造具有导电互连（44）的半导体部件（50）的背面方法包括提供具有电路侧（14），背面（16）和衬底接触（18）的半导体衬底（12）的步骤， 在电路侧（14）上。 该方法还包括以下步骤：从背面（16）形成衬底开口（30）到衬底触点（18），然后将导电互连（44）接合到衬底触点（18）的内表面（32） ）。 用于执行该方法的系统（62）包括半导体衬底（12），用于使半导体衬底（12）变薄的变薄系统（64），用于形成衬底开口（30）的蚀刻系统（66A） 系统（38），用于将导电互连（44）接合到衬底触点（18）。 半导体部件（50）可以用于形成模块部件（98），未充满部件（106），堆叠部件（116）和图像传感器半导体部件（50IS）。

公开(公告)号：WO2005112115A1

公开(公告)日：2005-11-24

申请号：PCT/US2005/014285

申请日：2005-04-25

Applicant: KINGSBURY, Jeff ,  MARTIN, Stephen, A.

Inventor： KINGSBURY, Jeff ,  MARTIN, Stephen, A.

IPC: H01L23/485

CPC classification number: H01L24/06 ,  H01L24/05 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05647 ,  H01L2224/06136 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2224/85447 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: An integrated circuit chip with its interconnecting pads re-arranged in substantially a straight line. The pads are ordered in the straight line so that wire bond connections to contact terminal of an IC package allows the wire bonds to not interfere with each other by traveling under or over other wire bonds. This re-arrangement and ordering of an IC's pads allows a single die constructed in accordance with this invention to be mounted in both a package that is designed to accept a die-down type chip and a package designed to accept a die-up type chip. This mounting of the single chip occurs directly without any other transition artifacts, like transition substrates, etc., that would carry the reversal of the effective pad locations.

Abstract translation: 具有其互连焊盘的集成电路芯片重新排列成大致直线。 焊盘以直线排列，使得与IC封装的接触端子的引线接合连接允许引线接合不通过在其它引线键之下或之上行进而相互干扰。 IC的衬垫的这种重新布置和排序允许根据本发明构造的单个管芯被安装在被设计成接受消失型芯片的封装和被设计成接受裸片型芯片的封装 。 单个芯片的这种安装直接发生，而不会产生任何其他转移伪影，如过渡衬底等，这将导致有效衬垫位置的反转。

公开(公告)号：WO2004100219A2

公开(公告)日：2004-11-18

申请号：PCT/US2004012543

申请日：2004-04-21

Applicant: MAXWELL TECHNOLOGIES INC ,  PATTERSON JANET SUZANNE

Inventor： PATTERSON JANET SUZANNE

IPC: H01L23/13 ,  H01L23/495 ,  H01L

CPC classification number: H01L24/06 ,  H01L23/13 ,  H01L23/4951 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/06136 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48747 ,  H01L2224/85447 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: An electronic component package and a method of forming the package are disclosed. The package includes a die having a top face with set of contacts and a substrate having a cutout therein. The die may include a memory component and may include SDRAM. The substrate is mounted on the top face, and the cutout overlays the set of contacts. Wire leads extend from the set of contacts, at least partially through the cutout, to the substrate. The set of contacts may be positioned along a central region of the die, and the cutout overlays the central region. The wire leads extend to the substrate and may contact the substrate proximate to the cutout. The package may further include a set of electrical paths extending from the wire leads through the substrate for providing communicative path between the die and an external component.

Abstract translation: 公开了电子部件封装和形成封装的方法。 该封装包括具有顶面和一组触点的模具，以及在其中具有切口的基板。 芯片可以包括存储器组件，并且可以包括SDRAM。 基板安装在顶面上，切口覆盖该组触点。 导线从触点组延伸，至少部分地穿过切口延伸到基板。 该组接触件可以沿着管芯的中心区域定位，并且切口覆盖中心区域。 导线引线延伸到基板并且可以接近靠近切口的基板。 该封装还可以包括从导线穿过衬底延伸的一组电路径，用于提供管芯和外部元件之间的连通路径。

公开(公告)号：WO2004055895A1

公开(公告)日：2004-07-01

申请号：PCT/US2003/039537

申请日：2003-12-12

Applicant: FORMFACTOR, INC.

Inventor： KHANDROS, Igor, K. ,  ELDRIDGE, Benjamin, N. ,  MILLER, Charles, A. ,  SPORCK, A., Nicholas ,  GRUBE, Gary, W. ,  MATHIEU, Gaetan, L.

IPC: H01L25/065

CPC classification number: H01L23/13 ,  H01L23/4951 ,  H01L23/5386 ,  H01L23/5387 ,  H01L24/48 ,  H01L24/49 ,  H01L24/50 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/06136 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/4824 ,  H01L2224/49 ,  H01L2224/73215 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/0105 ,  H01L2924/014 ,  H01L2924/10161 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/19107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

Abstract: In an integrated circuit assembly, know good die (KGD) are assembled on a substrate. Interconnect elements electrically connect pads on a die attached to the substrate to traces or other electrical conductors on the substrate or to pads on another die attached to the substrate. The substrate may have one or more openings, exposing pads of the die. The assembly may comprise one or more dice.

Abstract translation: 在集成电路组件中，将好的芯片（KGD）组装在基板上。 互连元件将附接到衬底的芯片上的焊盘电连接到衬底上的迹线或其它电导体或连接到衬底的另一芯片上的焊盘。 衬底可以具有一个或多个开口，暴露管芯的焊盘。 组件可以包括一个或多个骰子。