公开(公告)号：CN107768351B

公开(公告)日：2021-04-27

申请号：CN201710587367.1

申请日：2017-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶德强 ,  陈宪伟 ,  黄立贤 ,  林岳霆 ,  陈威宇 ,  苏安治

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/48 ,  H01L21/50 ,  H01L21/56

Abstract: 在一些实施例中，器件包括热机电(TEM)芯片，具有功能电路；第一管芯，附接至所述TEM芯片的第一侧面；第一通孔，位于所述TEM芯片的第一侧面上并且邻近所述第一管芯，所述第一通孔电连接至所述TEM芯片。所述器件还包括第一模制层，围绕所述TEM芯片、所述第一管芯和所述第一通孔，其中，所述第一管芯的上表面和所述第一通孔的上表面与所述第一模制层的上表面平齐。所述器件还包括第一再分布层，位于所述第一模制层的上表面上方并且电连接至所述第一通孔和所述第一管芯。本发明还提供了具有热机电芯片的半导体封装件及其形成方法。

公开(公告)号：CN108364925B

公开(公告)日：2020-09-08

申请号：CN201710952725.4

申请日：2017-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  吴集锡 ,  叶德强 ,  郭宏瑞 ,  林俊成 ,  叶名世

IPC: H01L23/485 ,  H01L21/60

Abstract: 一种封装及其制造方法。封装的制造方法包括：形成延伸到介电层的开口中的金属层，以接触第一金属垫及第二金属垫；以及将组件装置的底部端子接合到所述金属层。所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。

公开(公告)号：CN107665887B

公开(公告)日：2020-09-01

申请号：CN201710631058.X

申请日：2017-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  黄立贤 ,  吴集锡 ,  叶德强 ,  陈宪伟 ,  苏安治 ,  曾华伟

IPC: H01L25/16 ,  H01L23/48 ,  H01L23/488 ,  H01L21/60

Abstract: 实施例是一种结构，包括：第一管芯；模塑料，至少横向封装第一管芯；第一再分布结构，包括在所述第一管芯和所述模塑料上方延伸的金属化图案；第一导电连接件，包括耦合至所述第一再分布结构的焊球和凸块底部金属化件；以及集成无源器件，通过微凸块接合点接合至所述第一再分布结构中的第一金属化图案，所述集成无源器件邻近所述第一导电连接件。本发明还提供了一种封装结构及其形成方法。

公开(公告)号：CN110444482A

公开(公告)日：2019-11-12

申请号：CN201910131889.X

申请日：2019-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  吴集锡 ,  叶德强 ,  吴仓聚 ,  邱文智 ,  叶名世

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/488

Abstract: 本发明实施例提供一种用于将垂直取向的组件的顶部电极耦合到衬底的高高宽比通孔，其中组件的顶部电极通过导电桥接件耦合到通孔，且其中组件的底部电极耦合到衬底。一些实施例通过组件晶片来安装组件且在将组件安装到衬底的同时将组件分离。一些实施例将各别的组件安装到衬底。

公开(公告)号：CN110164773A

公开(公告)日：2019-08-23

申请号：CN201811540781.8

申请日：2018-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  吴集锡 ,  叶德强 ,  吴仓聚 ,  邱文智 ,  叶名世

IPC: H01L21/48 ,  H01L21/768 ,  H01L23/48

Abstract: 本发明的实施例公开一种在半导体装置中形成通孔的方法。在实施例中，所述方法可包括：将第一衬底的第一端子及第二端子结合到第二衬底的第三端子及第四端子；对第一衬底进行分离以形成第一组件装置及第二组件装置；在第一组件装置、第二组件装置及第二衬底之上形成间隙填充材料；形成从间隙填充材料的顶表面延伸到第二衬底的第五端子的导电通孔；以及在第一组件装置的顶表面之上形成顶部端子，所述顶部端子经由导电通孔将第一组件装置连接到第二衬底的第五端子。

公开(公告)号：CN107342277B

公开(公告)日：2019-08-09

申请号：CN201710213919.2

申请日：2017-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢正贤 ,  许立翰 ,  吴伟诚 ,  陈宪伟 ,  叶德强 ,  吴集锡 ,  余振华

IPC: H01L23/498 ,  H01L21/48

Abstract: 实施例器件包括集成电路管芯和位于集成电路管芯上方的第一金属化图案。第一金属化图案包括具有延伸穿过第一导电区的第一孔的第一伪图案。该器件还包括位于第一金属化图案上方的第二金属化图案。第二金属化图案包括具有延伸穿过第二导电区的第二孔的第二伪图案。第二孔以凸出的方式布置为与第一孔的部分和第一导电区的部分重叠。本发明还提供了封装件及其形成方法。

公开(公告)号：CN106328627B

公开(公告)日：2019-07-19

申请号：CN201610209073.0

申请日：2016-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  叶德强 ,  黄立贤

IPC: H01L23/52 ,  H01L23/528 ,  H01L23/488 ,  H01L21/60

Abstract: 提供了堆叠的半导体器件及其形成方法。在管芯上形成接触焊盘。钝化层毯式沉积在接触焊盘上方。随后地，图案化钝化层以形成第一开口，第一开口暴露出接触焊盘。缓冲层毯式沉积在钝化层和接触焊盘上方。随后地，图案化缓冲层以形成第二开口，第二开口暴露出第一组接触焊盘。第一导电支柱形成在第二开口中。导电线和第一导电支柱同时形成在缓冲层上方，导电线的端终终止于第一导电支柱。外部连接件结构形成在第一导电支柱和导电线上方，第一导电支柱将接触焊盘电连接至外部连接件结构。本发明实施例涉及堆叠的半导体器件及其形成方法。

公开(公告)号：CN106033751B

公开(公告)日：2019-02-22

申请号：CN201510114778.X

申请日：2015-03-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶德强 ,  苏安治

IPC: H01L23/488 ,  H01L21/60

Abstract: 本发明讨论了多个封装件及封装件的形成方法。根据实施例，封装件包括被密封剂至少横向密封的处理器管芯、被密封剂至少横向密封的存储器管芯和密封剂上的再分布结构。处理器管芯通过再分布结构与存储器管芯通信连接。根据又一个实施例，存储器管芯可包括作为处理器管芯的缓存的存储器，并且存储器管芯可包括动态随机存取存储器(DRAM)。

公开(公告)号：CN108155166A

公开(公告)日：2018-06-12

申请号：CN201710992519.6

申请日：2017-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  余振华 ,  叶德强 ,  陈宪伟 ,  陈英儒

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/5283 ,  H01L23/5226 ,  H01L24/02 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/73 ,  H01L24/92 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0233 ,  H01L2224/02373 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16235 ,  H01L2224/24147 ,  H01L2224/25171 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73209 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3512 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L24/05 ,  H01L2224/0231 ,  H01L2224/02331

Abstract: 本发明实施例公开一种具有提高的性能及可靠性的集成电路封装。所述集成电路封装包括集成电路管芯及布线结构。所述集成电路管芯包括具有周边边缘的导通孔。所述布线结构包括耦合到所述导通孔的导电结构。所述导电结构可包括顶盖区、布线区以及中间区。所述顶盖区可与所述导通孔的区域重叠。所述布线区可具有第一宽度，且所述中间区可沿所述导通孔的所述周边边缘具有第二宽度，其中所述第二宽度可大于所述第一宽度。所述中间区可被配置成将所述顶盖区连接到所述布线区。

公开(公告)号：CN107437512A

公开(公告)日：2017-12-05

申请号：CN201611258101.4

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄立贤 ,  郑咏守 ,  林彦甫 ,  苏安治 ,  吴伟诚 ,  陈锦贤 ,  陈宪伟 ,  叶德强

IPC: H01L21/66

Abstract: 本发明公开了测试、制造和封装半导体器件的方法。在一些实施例中，测试半导体器件的方法包括提供了具有设置在其上的接触件的集成电路管芯，在集成电路管芯和接触件上方形成绝缘材料，并且在绝缘材料中且在接触件上方形成开口。在开口中且在接触件上方形成共晶材料，并且通过接触设置在接触件上方的共晶材料来电测试集成电路管芯。去除共晶材料。