公开(公告)号：CN110660680A

公开(公告)日：2020-01-07

申请号：CN201910103536.9

申请日：2019-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  庄博尧 ,  郑心圃 ,  周孟纬 ,  林孟良

IPC: H01L21/52 ,  H01L21/48 ,  H01L23/482 ,  H01L21/60

Abstract: 此处提供形成扇出封装的结构与方法。此处所述的封装包括空腔基板、一或多个半导体装置位于空腔基板的空腔中、以及一或多个重布线结构。实施例包含预先形成于空腔基板中的空腔。多种装置如集成电路晶粒、封装、或类似物可放置在空腔中。亦可形成重布线结构。

公开(公告)号：CN110060935A

公开(公告)日：2019-07-26

申请号：CN201810937666.8

申请日：2018-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  庄博尧 ,  郑心圃 ,  翁得期

IPC: H01L21/60 ,  H01L23/485

Abstract: 本发明的实施例提供了半导体器件和制造方法，从而将中介片和第一半导体器件放置在载体衬底上并且被密封。中介片包括第一部分和远离第一部分延伸的导电柱。位于密封剂的第一侧上的再分布层将导电柱电连接至第一半导体器件。

公开(公告)号：CN109727951A

公开(公告)日：2019-05-07

申请号：CN201810026326.X

申请日：2018-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈威宇 ,  苏安治 ,  吴集锡 ,  叶德强 ,  黄立贤 ,  蔡柏豪 ,  叶名世 ,  刘大伟

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/60

Abstract: 本发明实施例提供一种封装结构及其制造方法。所述封装结构包括第一封装、第二封装及多个焊料接头。所述第一封装包括：至少一个第一半导体管芯，包封在绝缘包封体中；以及多个绝缘体穿孔，电连接到所述至少一个第一半导体管芯。所述第二封装包括：至少一个第二半导体管芯；以及多个导电接垫，电连接到所述至少一个第二半导体管芯。所述多个焊料接头位于所述第一封装与所述第二封装之间。所述多个绝缘体穿孔包封在所述绝缘包封体中。所述第一封装与所述第二封装通过所述多个焊料接头进行电连接。沿水平方向测量的所述多个焊料接头的最大尺寸大于沿水平方向测量的所述多个绝缘体穿孔的最大尺寸，且大于或实质上等于沿所述水平方向测量的所述多个导电接垫的最大尺寸。

公开(公告)号：CN109727876A

公开(公告)日：2019-05-07

申请号：CN201810730689.1

申请日：2018-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  蔡柏豪 ,  庄博尧 ,  翁得期

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/498

Abstract: 提供芯片封装的结构及其形成方法。此方法包含：设置半导体晶粒于载体基板之上。此方法也包含设置中介层基板于此载体基板之上。此中介层基板具有凹槽，此凹槽穿过该中介层基板的相反面。此中介层基板具有围绕半导体晶粒的内部侧壁，并且此半导体晶粒等高于或高于此中介层基板。此方法还包含在中介层基板的凹槽中形成保护层，以围绕半导体晶粒。另外，此方法包含移除载体基板以及堆叠封装结构于该中介层基板之上。

公开(公告)号：CN106356340B

公开(公告)日：2019-02-12

申请号：CN201610539838.7

申请日：2016-07-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  余振华 ,  蔡柏豪

IPC: H01L23/31 ,  H01L23/522 ,  H01L21/56

Abstract: 本发明提供了半导体器件及其制造方法。使用集成扇出型堆叠封装架构以及参考通孔以提供延伸穿过InFO‑POP架构的参考电压。如果需要，可以露出参考通孔，然后连接至可用于屏蔽InFO‑POP架构的屏蔽涂层。可以通过使用一个或多个分割工艺露出参考通孔的顶面或侧壁来露出参考通孔。

公开(公告)号：CN108735685A

公开(公告)日：2018-11-02

申请号：CN201710914500.X

申请日：2017-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑礼辉 ,  蔡柏豪 ,  林俊成 ,  林义航

IPC: H01L23/31

Abstract: 根据本申请一些实施例，提供芯片封装结构。上述芯片封装结构包含重布结构及位于重布结构上的第一芯片，其中第一芯片具有正面及与其相对的背面，且此正面面向重布结构。上述芯片封装结构亦包含位于背面上的粘着层，其中粘着层与背面直接接触，且粘着层的第一最大长度小于第一芯片的第二最大长度。上述芯片封装结构还包含位于重布结构上的模塑料层，其环绕第一芯片和粘着层，其中粘着层的第一上表面与模塑料层的第二上表面大抵上共平面。

公开(公告)号：CN103972189B

公开(公告)日：2018-10-02

申请号：CN201310583359.1

申请日：2013-11-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈依婷 ,  施应庆 ,  蔡柏豪 ,  卢思维 ,  林俊成

IPC: H01L23/485 ,  H01L21/60

Abstract: 本发明公开了半导体器件、其制造方法以及半导体器件封装。在一个实施例中，半导体器件包括在衬底的表面上具有开口的绝缘材料层。一个或多个插入凸块设置在绝缘材料层上方。半导体器件包括具有不设置在绝缘材料层上方的部分的信号凸块。

公开(公告)号：CN104658988B

公开(公告)日：2018-02-27

申请号：CN201410385267.7

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑礼辉 ,  蔡柏豪 ,  洪瑞斌

IPC: H01L23/31 ,  H01L23/48 ,  H01L21/56

CPC classification number: H01L23/562 ,  H01L21/565 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3157 ,  H01L23/482 ,  H01L24/19 ,  H01L2221/68372 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/05184 ,  H01L2224/05548 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169

Abstract: 本发明提供了半导体器件及其制造方法。一种半导体器件包括管芯、设置为邻近管芯的导电柱以及包围导电柱和管芯的模塑件，模塑件包括从导电柱的侧壁凸出并且设置在导电柱的顶面上的凸部。另外，一种制造半导体器件的方法包括设置管芯，邻近管芯设置导电柱，在导电柱和管芯上方设置模塑件，从模塑件的顶部去除部分模塑件以及在导电柱的顶面之上形成模塑件的凹部。

公开(公告)号：CN103915413B

公开(公告)日：2017-10-24

申请号：CN201310385077.0

申请日：2013-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  洪瑞斌 ,  蔡柏豪

IPC: H01L23/538

CPC classification number: H01L25/105 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/73 ,  H01L24/82 ,  H01L24/97 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供了用于在管芯封装件中形成具有多个导电层和/或凹槽的封装通孔（TPV）和利用TPV形成具有接合结构的层叠封装（PoP）器件的机制的不同实施例。将多个导电层中的一层用作TPV的主导电层的保护层。当暴露于焊料时，保护层不容易氧化并具有金属间化合物（IMC）的较低的形成速率。用其他管芯封装件的焊料填充管芯封装件的TPV中的凹槽并且形成的IMC层在TPV的表面下方以加强接合结构。本发明提供了叠层封装接合结构。

公开(公告)号：CN106356340A

公开(公告)日：2017-01-25

申请号：CN201610539838.7

申请日：2016-07-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  余振华 ,  蔡柏豪

IPC: H01L23/31 ,  H01L23/522 ,  H01L21/56

CPC classification number: H01L25/0657 ,  H01L21/3205 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/19 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/18 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/06548 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L23/3121 ,  H01L23/3142 ,  H01L23/522 ,  H01L23/5226

Abstract: 本发明提供了半导体器件及其制造方法。使用集成扇出型堆叠封装架构以及参考通孔以提供延伸穿过InFO-POP架构的参考电压。如果需要，可以露出参考通孔，然后连接至可用于屏蔽InFO-POP架构的屏蔽涂层。可以通过使用一个或多个分割工艺露出参考通孔的顶面或侧壁来露出参考通孔。