公开(公告)号：CN112017956A

公开(公告)日：2020-12-01

申请号：CN201910705609.1

申请日：2019-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发 ,  叶松峯

IPC: H01L21/31 ,  H01L23/498 ,  H01L23/48 ,  H01L23/535 ,  H01L25/07 ,  H01L21/56

Abstract: 本发明实施例提供一种三维集成电路(3DIC)结构，所述三维集成电路结构包括通过混合接合结构而接合在一起的第一管芯与第二管芯。所述第一管芯及所述第二管芯中的一者具有焊盘以及设置在所述焊盘之上的顶盖层。所述顶盖层暴露出所述焊盘的顶表面的一部分，且所述焊盘的所述顶表面的所述一部分具有探针标记。所述混合接合结构的接合金属层穿透所述顶盖层以电连接到所述焊盘。本发明实施例还提供一种制作三维集成电路结构的所述第一管芯或所述第二管芯的方法。

公开(公告)号：CN109309080A

公开(公告)日：2019-02-05

申请号：CN201710784697.X

申请日：2017-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟

IPC: H01L23/552 ,  H01L23/498

Abstract: 提供一种集成电路封装，所述集成电路封装包括至少一个集成电路组件、至少一个电磁干扰屏蔽层及绝缘包封体。所述至少一个集成电路组件包括有源表面、连接到所述有源表面的多个侧壁、以及从所述有源表面突出的多个导电柱。所述至少一个电磁干扰屏蔽层覆盖所述至少一个集成电路组件的所述侧壁，且所述至少一个电磁干扰屏蔽层为电接地。所述绝缘包封体包封所述至少一个集成电路组件及所述至少一个电磁干扰屏蔽层，且所述至少一个集成电路组件的所述导电柱能够被所述绝缘包封体暴露出。还提供制作集成电路封装的方法。

公开(公告)号：CN106098569B

公开(公告)日：2018-11-27

申请号：CN201510782717.0

申请日：2015-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁

IPC: H01L21/56

Abstract: 本发明提供一种形成模制层的方法，包括以下操作：形成衬底，衬底具有在其上的至少一个柱结构；翻转具有柱结构的衬底，使得柱结构位于衬底下方；将翻转的衬底的柱结构浸入容纳在容器中的模制材料液中；以及将翻转的衬底的柱结构与容器分离，以形成覆盖柱结构且与柱结构接触的模制层。本发明还提供了一种用于半导体封装件的模制层的形成方法。

公开(公告)号：CN108122857A

公开(公告)日：2018-06-05

申请号：CN201710284502.5

申请日：2017-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  余振华 ,  叶德强 ,  陈宪伟

IPC: H01L23/31 ,  H01L23/538

Abstract: 一种封装结构及其形成方法。封装结构包括第一封装件、第一集成无源元件、第二集成无源元件以及底部填充体。第一封装件包括第一管芯、与第一管芯相邻的孔、包封孔并围绕第一管芯的周界以至少横向地包封第一管芯的模制化合物以及在第一管芯及模制化合物之上延伸的第一重布线结构。第一集成无源元件贴附至第一重布线结构，第一集成无源元件靠近第一管芯的周界安置。第二集成无源元件贴附至第一重布线结构，第二集成无源元件远离第一管芯的周界安置。底部填充体安置于第一集成无源元件与第一重布线结构之间，第二集成无源元件不含有底部填充体。

公开(公告)号：CN107591390A

公开(公告)日：2018-01-16

申请号：CN201610996721.1

申请日：2016-11-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟

IPC: H01L23/58 ,  H01L23/488

Abstract: 本发明的一些实施例公开了一种封装结构。封装结构包含集成电路晶粒；封装结构也包含环绕集成电路晶粒的封装层；在集成电路晶粒与封装层之间具有界面；封装结构还包含位于封装层与集成电路晶粒之下的重布结构，重布结构包含电性连接至集成电路晶粒的多个主动导线；重布结构也包含位于多个主动导线之间的虚设导线，虚设导线延伸跨过界面。

公开(公告)号：CN106098569A

公开(公告)日：2016-11-09

申请号：CN201510782717.0

申请日：2015-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁

IPC: H01L21/56

CPC classification number: H01L21/565 ,  H01L21/56 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/19 ,  H01L24/20 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/04105 ,  H01L2224/11002 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/83005 ,  H01L21/561 ,  H01L21/563

Abstract: 本发明提供一种形成模制层的方法，包括以下操作：形成衬底，衬底具有在其上的至少一个柱结构；翻转具有柱结构的衬底，使得柱结构位于衬底下方；将翻转的衬底的柱结构浸入容纳在容器中的模制材料液中；以及将翻转的衬底的柱结构与容器分离，以形成覆盖柱结构且与柱结构接触的模制层。本发明还提供了一种用于半导体封装件的模制层的形成方法。

公开(公告)号：CN103311219B

公开(公告)日：2016-02-24

申请号：CN201310058749.7

申请日：2013-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡豪益 ,  陈宪伟 ,  郭鸿毅 ,  陈洁 ,  陈英儒 ,  于宗源

IPC: H01L23/522 ,  H01L23/552 ,  H01L21/02

CPC classification number: H01L23/5227 ,  H01L21/768 ,  H01L23/5225 ,  H01L23/552 ,  H01L23/585 ,  H01L24/03 ,  H01L24/11 ,  H01L28/10 ,  H01L2224/02351 ,  H01L2224/0401 ,  H01L2224/06515 ,  Y10T29/4902

Abstract: 提供了一种电感器器件和形成电感器器件的方法。在一些实施例中，电感器器件包括所设置的后钝化互连(PPI)层和凸块下金属化(UBM)层，每个都设置在衬底之上。PPI层形成线圈和伪焊盘。伪焊盘设置在线圈的大部分周围，以使线圈免受电磁干扰。UBM层的第一部分电连接至线圈并且被配置成与电连接件相接合。本发明还提供了一种用于后钝化互连的电感器。

公开(公告)号：CN103311224A

公开(公告)日：2013-09-18

申请号：CN201310014921.9

申请日：2013-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟 ,  于宗源 ,  陈英儒

IPC: H01L23/544 ,  H01L23/498 ,  H01L21/48

CPC classification number: H01L22/34 ,  H01L22/30 ,  H01L22/32 ,  H01L23/4824 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05541 ,  H01L2224/05555 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05583 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/0603 ,  H01L2224/06179 ,  H01L2224/06505 ,  H01L2224/11015 ,  H01L2224/13006 ,  H01L2224/13022 ,  H01L2224/13026 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/14153 ,  H01L2224/14155 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/207 ,  H01L2924/014

Abstract: 提供一种用于测试电连接的系统和方法。在一个实施例中，可以制造一个或者多个浮置焊盘与凸块下金属化结构电连接。然后可以执行测试以经过浮置焊盘测量凸块下金属化结构的电特性以便测试缺陷。取而代之，传导连接可以形成于凸块下金属化上，并且可以对传导连接和凸块下金属化一起执行测试。

公开(公告)号：CN113471141B

公开(公告)日：2025-01-17

申请号：CN202110197941.9

申请日：2021-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈英儒 ,  陈洁 ,  陈明发

IPC: H01L21/768 ,  H01L23/538 ,  H10D84/00 ,  H01L23/64

Abstract: 本文公开了形成超高密度金属‑绝缘体‑金属(SHDMIM)电容器和半导体器件的方法。该方法包括：在半导体衬底上方沉积第一绝缘层，并在第一绝缘层上方沉积被一系列介电层隔开的一系列导电层，一系列导电层包括器件电极和伪金属板。穿过一系列导电层的第一组接触塞接触一系列导电层的第一部分中的一个或多个导电层。穿过一系列介电层的第二组接触塞避免接触一系列导电层的第二部分，一系列导电层的第二部分电浮置。本申请的实施例提供了封装件、半导体器件及其形成方法。

公开(公告)号：CN114464577A

公开(公告)日：2022-05-10

申请号：CN202210032805.9

申请日：2022-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  陈宪伟 ,  叶松峯 ,  陈洁

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/538 ,  H01L25/065 ,  H01L21/56

Abstract: 一种半导体封装件，包括第一半导体管芯、第二半导体管芯、和多个凸块。第一半导体管芯具有彼此相对的正面和背面。第二半导体管芯设置在第一半导体管芯的背面，并且电连接至第一半导体管芯。多个凸块设置在第一半导体管芯的正面，并且物理接触第一半导体管芯的第一管芯焊盘。第一半导体管芯的总宽度小于第二半导体管芯的总宽度。本申请的实施例还提供了半导体封装件的形成方法。