公开(公告)号：CN104303307A

公开(公告)日：2015-01-21

申请号：CN201380021928.1

申请日：2013-03-18

申请人： 富士电机株式会社

发明人： 岩室宪幸 ,  星保幸 ,  原田祐一 ,  原田信介

IPC分类号： H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L29/1608 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41741 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872

摘要： 在活性区(100a)中，在n+半导体基板(1)上的n-漂移层(2)的表面层，选择性地设置p+区(3)。在n-漂移层(2)以及p+区(3)的表面设置p基极层(4)，在p基极层(4)设置MOS构造。在活性区(100a)的其他部分，在p+区(3)上设置与源极电极(10)相接的p+区(33)。在耐压构造区(100b)，按照包围活性区(100a)的方式，至少由p-区(21)构成的JTE构造(13)设为与p+区(3)以及p基极层(4)远离。在活性区(100a)和耐压构造区(100b)的边界附近的、未形成MOS构造的部分，p-区(21)与p+区(33)相接。由此，能够提供具有稳定地表现出高耐压特性的元件构造、且导通电阻低的半导体装置。

公开(公告)号：CN104282696A

公开(公告)日：2015-01-14

申请号：CN201410566635.8

申请日：2014-10-22

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 谢振宇

IPC分类号： H01L27/12 ,  H01L21/77

CPC分类号： H01L29/78609 ,  H01L27/1214 ,  H01L29/0615 ,  H01L29/1041 ,  H01L29/78618 ,  H01L29/78621 ,  H01L29/78627 ,  H01L29/78645 ,  H01L29/78675 ,  H01L29/78696 ,  H01L2029/7863

摘要： 本发明提供了一种阵列基板及其制作方法、显示装置，通过在阵列基板的基板之上，依次设置有源层、栅绝缘层以及栅电极层，所述有源层在水平方向上依次设置有第一重掺杂区、第一低掺杂区、第一非掺杂区、第二低掺杂区、第二非掺杂区、第三低掺杂区、第二重掺杂区。从而可在确保开口率的前提下，有效降低低温多晶硅薄膜晶体管的热量产生以及有效抑制多晶硅薄膜晶体管的漏电流。

公开(公告)号：CN104253050A

公开(公告)日：2014-12-31

申请号：CN201410143064.7

申请日：2014-04-10

申请人： 电子科技大学

发明人： 罗小蓉 ,  李鹏程 ,  田瑞超 ,  石先龙 ,  范远航 ,  周坤 ,  魏杰 ,  杨超 ,  张波

IPC分类号： H01L21/336

CPC分类号： H01L29/66681 ,  H01L29/0615 ,  H01L29/0646 ,  H01L29/0649 ,  H01L29/7816 ,  H01L29/7824

摘要： 一种槽型横向MOSFET器件的制造方法，属于功率半导体器件制造技术领域。本发明通过刻蚀深槽、热生长形成绝缘介质层、淀积半导体层、平坦化半导体层、倾斜离子注入、高温推结、淀积绝缘介质以及平坦化绝缘介质，最后形成有源区和电极等关键工艺步骤，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：第一，本发明可以在槽两侧壁形成两种不同掺杂类型、窄且高浓度的延伸至介质槽底部的P柱区或者N柱区，有利于提高器件的耐压，降低导通电阻和缩小器件横向尺寸；第二，不需要复杂的掩膜，降低了工艺成本；第三，避免介质槽填充及平坦化对体区、体接触区、以及源区和漏区产生的影响。

公开(公告)号：CN104157690A

公开(公告)日：2014-11-19

申请号：CN201410401006.X

申请日：2014-08-14

申请人： 电子科技大学

发明人： 王向展 ,  邹淅 ,  黄建国 ,  赵迪 ,  张易 ,  曾庆平 ,  于奇 ,  刘洋

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7847 ,  H01L29/0615 ,  H01L29/66681 ,  H01L29/7816

摘要： 本发明提供了一种带槽型结构的应变NLDMOS器件及其制作方法，属于半导体技术领域。技术方案为：带槽型结构的应变NLDMOS器件，包括半导体衬底、沟道掺杂区、漂移区、源重掺杂区、漏重掺杂区、栅氧、场氧、栅，还包括设置在漂移区的沿源漏方向的P型掺杂的槽型结构，所述槽型结构向漂移区宽度方向引入压应力、长度方向引入张应力。引入应力的方法为：向槽型结构区域淀积无定型材料，通过退火使无定型材料变成多晶材料过程中体积的膨胀引入应力，或者向槽型结构区域进行氧离子注入，退火使氧离子与硅反应生成二氧化硅，通过硅氧化过程中体积的膨胀引入应力。本发明器件在保证击穿电压的同时降低了漂移区的电阻，提升了器件的性能。

公开(公告)号：CN102484126B

公开(公告)日：2014-11-12

申请号：CN201180003503.9

申请日：2011-02-07

申请人： 住友电气工业株式会社

发明人： 增田健良 ,  和田圭司 ,  穗永美纱子

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/66068

摘要： 所公开的碳化硅绝缘栅型半导体元件(100)的终端构造提供有：第一导电类型的半导体层(132)，其具有第一主面(137)；栅电极(142)；以及源布线(101)。其中在半导体层(132)内提供第二导电类型的主体区(133)、第一导电类型的源区(134)、第二导电类型的接触区(135)和外围RESURF区(105)以及。外围RESURF区(105)的不含主体区(133)的部分具有至少1/2半导体层(132)的厚度的宽度。由此，可以提供高电压、高性能的碳化硅绝缘栅型半导体器件(100)。

公开(公告)号：CN104009090A

公开(公告)日：2014-08-27

申请号：CN201410234519.6

申请日：2014-05-29

申请人： 西安电子科技大学

发明人： 段宝兴 ,  李春来 ,  杨银堂 ,  马剑冲 ,  袁嵩

IPC分类号： H01L29/78 ,  H01L29/06

CPC分类号： H01L29/7816 ,  H01L29/0615

摘要： 本发明公开一种新的横向双扩散金属氧化物半导体场效应管。该结构包括：漂移区下面的掺杂埋层一区、与周期性分块漂移区相间隔存在的掺杂埋层二区、漂移区上面的掺杂埋层三区，其中漂移区受到了四周的掺杂埋层的电荷平衡的作用，可以得到高的击穿电压，由于重掺杂的埋层可以使得漂移区增加浓度，从而降低比导通电阻，并且由于漂移区受到的埋层作用是四个方向的，因此击穿电压和比导通电阻的优化可以得到最佳。

公开(公告)号：CN102386124B

公开(公告)日：2014-07-23

申请号：CN201110254322.5

申请日：2011-08-31

申请人： 英飞凌科技股份有限公司

发明人： B.埃拉塔里 ,  F.希尔勒

IPC分类号： H01L21/763 ,  H01L27/08 ,  H01L29/78

CPC分类号： H01L21/743 ,  H01L29/0615 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/7809 ,  H01L29/781

摘要： 直接接触的沟槽结构。半导体结构包括第一导电性的半导体基板、基板上的第二导电性的外延层以及夹置在基板和外延层之间的第二导电性的埋层。第一沟槽结构穿过外延层和埋层延伸到基板且包括侧壁绝缘和在第一沟槽结构的底部与基板电学接触的导电材料。第二沟槽结构穿过外延层延伸到埋层且包括侧壁绝缘和在第二沟槽结构的底部与埋层电学接触的导电材料。绝缘材料的区域横向地从第一沟槽结构的导电材料延伸到第二沟槽结构的导电材料且纵向地延伸到基本第二沟槽结构的深度。

公开(公告)号：CN103918085A

公开(公告)日：2014-07-09

申请号：CN201280051187.7

申请日：2012-10-16

申请人： 罗姆股份有限公司

发明人： 山本浩贵

IPC分类号： H01L29/861 ,  H01L23/28 ,  H01L29/06 ,  H01L29/868

CPC分类号： H01L29/872 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/49551 ,  H01L23/49562 ,  H01L23/5223 ,  H01L23/5228 ,  H01L23/544 ,  H01L23/562 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/85 ,  H01L27/0255 ,  H01L27/0629 ,  H01L27/067 ,  H01L27/0722 ,  H01L27/1021 ,  H01L28/10 ,  H01L28/20 ,  H01L28/24 ,  H01L28/40 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/417 ,  H01L29/66136 ,  H01L29/861 ,  H01L29/8611 ,  H01L29/866 ,  H01L2223/54413 ,  H01L2223/54433 ,  H01L2223/54473 ,  H01L2223/54493 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05144 ,  H01L2224/05553 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/06181 ,  H01L2224/11009 ,  H01L2224/11464 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16245 ,  H01L2224/291 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/85205 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/12032 ,  H01L2924/12035 ,  H01L2924/12036 ,  H01L2924/12042 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

摘要： 提供一种芯片二极管以及具备该芯片二极管的二极管封装件，即使对与外部电连接用的焊盘施加较大的应力，也能够防止形成在半导体层的pn结的破坏，或者抑制特性变动。芯片二极管(15)包括：外延层(21)，其形成了构成二极管元件(29)的pn结(28)；阳极电极(34)，其沿外延层(21)的表面(22)而配置，与作为pn结(28)的p侧极的二极管杂质区域(23)电连接，并且具有与外部电连接用的焊盘(37)；和阴极电极(41)，其与作为pn结(28)的n侧极的外延层(21)电连接，在芯片二极管(15)中，将焊盘(37)设置在离开了pn结(28)的正上方位置的位置。

公开(公告)号：CN103915511A

公开(公告)日：2014-07-09

申请号：CN201310542137.5

申请日：2013-11-05

申请人： 现代自动车株式会社

发明人： 洪坰国 ,  李钟锡 ,  千大焕 ,  郑永均

IPC分类号： H01L29/872 ,  H01L29/10 ,  H01L21/329

CPC分类号： H01L29/0619 ,  H01L21/0475 ,  H01L21/3081 ,  H01L21/3083 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/66143 ,  H01L29/872

摘要： 本发明涉及一种肖特基势垒二极管，其包括：n+型碳化硅衬底；布置在n+型碳化硅衬底的第一表面上的n-型外延层，其包括电极区以及位于电极区的外部的端接区；布置在端接区中的n-型外延层上的第一沟槽和第二沟槽；布置在第一沟槽和第二沟槽的下方的p区；布置在电极区中的n-型外延层上的肖特基电极；以及布置在n+型碳化硅衬底的第二表面上的欧姆电极，其中第一沟槽和第二沟槽位置相邻以形成台阶。

公开(公告)号：CN103872110A

公开(公告)日：2014-06-18

申请号：CN201210526482.5

申请日：2012-12-07

申请人： 中国科学院微电子研究所 ,  上海联星电子有限公司 ,  江苏中科君芯科技有限公司

发明人： 张文亮 ,  田晓丽 ,  朱阳军 ,  胡爱斌

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC分类号： H01L29/7393 ,  H01L29/0615 ,  H01L29/0821 ,  H01L29/66325

摘要： 本发明公开了一种逆导型IGBT的背面结构，包括：漂移区、第一N+缓冲层、绝缘层、P+集电区、N+短路区及集电极金属层；所述P+集电区与所述N+短路区中间通过所述漂移区分隔开；所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。本发明提供的一种逆导型IGBT的背面结构及其制备方法，通过在P+集电区和N+短路区之间加入一段低掺杂的N-区域的漂移区，这样能使P+集电区更大程度的正偏，从而能避免回跳现象的产生，另外此结构还可以增加P+集电区有效导通面积，增加空穴的注入总量，降低了导通压降，从而降低功耗。