半导体器件
    1.
    发明授权

    公开(公告)号:CN104465592B

    公开(公告)日:2018-10-19

    申请号:CN201410498376.X

    申请日:2014-09-25

    IPC分类号: H01L23/495 H01L25/16

    摘要: 本发明涉及一种半导体器件。半导体器件具有芯片安装部,第一半导体芯片以及第二半导体芯片。第一半导体芯片在其主面面对芯片安装部的方向上安装在芯片安装部上。第二半导体芯片的一部分在其第三主面面对第一半导体芯片的方向上安装在芯片安装部上。元件安装部具有凹陷部。第二半导体芯片的一部分与凹口部重叠。在第二半导体芯片的第三主面的与凹口部重叠的区域中,设置第二电极焊盘。

    半导体装置
    5.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN108022900A

    公开(公告)日:2018-05-11

    申请号:CN201711007340.7

    申请日:2017-10-25

    摘要: 本发明提供一种半导体装置,提高半导体装置的性能。一实施方式的半导体装置具有丝线(12S1),该丝线(12S1)在半导体芯片(10)的绝缘膜(13)形成的开口部(13H1)处在一个接合面(SEt1)的多个部位接合。而且,半导体装置具有以与接合面(SEt1)相接的方式将半导体芯片(10)及丝线(12S1)密封的密封体。而且,接合面(SEt1)中的与丝线(12S1)未重叠的部分的面积变小。

    半导体装置
    6.
    发明授权

    公开(公告)号:CN108022900B

    公开(公告)日:2023-05-23

    申请号:CN201711007340.7

    申请日:2017-10-25

    摘要: 本发明提供一种半导体装置,提高半导体装置的性能。一实施方式的半导体装置具有丝线(12S1),该丝线(12S1)在半导体芯片(10)的绝缘膜(13)形成的开口部(13H1)处在一个接合面(SEt1)的多个部位接合。而且,半导体装置具有以与接合面(SEt1)相接的方式将半导体芯片(10)及丝线(12S1)密封的密封体。而且,接合面(SEt1)中的与丝线(12S1)未重叠的部分的面积变小。

    半导体器件及其制造方法
    7.
    发明公开

    公开(公告)号:CN108807323A

    公开(公告)日:2018-11-13

    申请号:CN201810226534.4

    申请日:2018-03-19

    摘要: 本发明提供半导体器件及其制造方法,能提高半导体器件的性能。一实施方式的半导体器件具有导线(12),其在形成于半导体芯片的绝缘膜上的开口部(13H1)处,在一个接合面(SEt1)的多个部位接合。另外,半导体器件具有以与接合面(SEt1)接触的方式封固上述半导体芯片及导线(12)的封固体。接合面(SEt1)具有供导线(12)的接合部(12B1)接合的区域(SER1)、供导线(12)的接合部(12B2)接合的区域(SER2)、以及位于区域(SER1)与区域(SER2)之间的区域(SER3)。区域(SER3)的宽度(WH3)比区域(SER1)的宽度(WH1)及区域(SER2)的宽度(WH2)小。

    半导体器件
    10.
    实用新型

    公开(公告)号:CN207938601U

    公开(公告)日:2018-10-02

    申请号:CN201820371520.7

    申请日:2018-03-19

    摘要: 本实用新型提供半导体器件,能提高半导体器件的性能。一实施方式的半导体器件具有导线(12),其在形成于半导体芯片的绝缘膜上的开口部(13H1)处,在一个接合面(SEt1)的多个部位接合。另外,半导体器件具有以与接合面(SEt1)接触的方式封固上述半导体芯片及导线(12)的封固体。接合面(SEt1)具有供导线(12)的接合部(12B1)接合的区域(SER1)、供导线(12)的接合部(12B2)接合的区域(SER2)、以及位于区域(SER1)与区域(SER2)之间的区域(SER3)。区域(SER3)的宽度(WH3)比区域(SER1)的宽度(WH1)及区域(SER2)的宽度(WH2)小。(ESM)同样的发明创造已同日申请发明专利