摘要:
The invention relates to a method for producing a substrate adapter (27), which is used in particular to contact semiconductor elements (32), comprising the following steps: - applying a contacting material (13) to one side (12) of a carrier (10), - structuring an electrically conductive metal element, - positioning the structured metal element (15) on the carrier (10) in such a way that a first side (17) of the metal element (15) and the side (12) of the carrier (10) provided with the contacting material (13) are arranged facing each other, - joining the structured metal element (15) to the carrier (10) provided with contacting material (13), - applying a transfer element (22) to a second side (20) of the structured metal element (15), and - separating the transfer element (22) and/or the structured metal element (15), which is joined by means of contacting material (13), for further processing.
摘要:
A semiconductor device disclosed in this description has a semiconductor substrate including an element region in which a semiconductor element is formed, and an upper surface electrode formed on an upper surface of the element region of the semiconductor substrate. The upper surface electrode has a first thickness region and a second thickness region which is thicker than the first thickness region, and a bonding wire is bonded on the second thickness region.
摘要:
Zur Vermeidung aufwendiger Lötformen für die Herstellung von Modulen mit gesteuerten Leistungshalbleiterbauelementen wird ein Leistungshalbleitermodul (1) mit mindestens zwei parallelen Substraten (2, 3) vorgeschlagen, wobei zwischen jeweils zwei Substraten (2, 3) mindestens ein gesteuertes Leistungshalbleiterbauelement (5) angeordnet ist, das direkt oder über Ausgleichstücke (7) mit einer Metallisierung (4) auf den Substraten (2, 3) über und unter dem gesteuerten Leistungshalbleiterbauelement (5) kontaktiert ist. Sämtliche Leitungsverbindungen lassen sich dabei in Form von Leiterbahnen (9) auf keramische Platten (2, 3) oder Hülsen (17) oder Kontaktstempel (10) zwischen Substraten (2, 3) realisieren, so daß Kontaktbügel entfallen.
摘要:
A novel substrate (10) is disclosed which can mount either flip-chip solder bonded IC chips (12) or wire bonded chips (18), or both chips, or a single chip having both solder bonds and wire bond. The substrate has an array of solder pads (26,28) which will accept solder bonds. Those pads (28) which are to be used for wire bonding have mounted thereon a trimetallic pedestal (30). Each pedestal has a layer (32) of solder metal bonded to the solder pad, a top layer metal (34) suitable for wire bonding, such as, aluminum or gold, and an intermediate layer (36) of metal, such as nickel, which is impervious to both solder metal and the top layer metal.
摘要:
A novel substrate (10) is disclosed which can mount either flip-chip solder bonded IC chips (12) or wire bonded chips (18), or both chips, or a single chip having both solder bonds and wire bond. The substrate has an array of solder pads (26,28) which will accept solder bonds. Those pads (28) which are to be used for wire bonding have mounted thereon a trimetallic pedestal (30). Each pedestal has a layer (32) of solder metal bonded to the solder pad, a top layer metal (34) suitable for wire bonding, such as, aluminum or gold, and an intermediate layer (36) of metal, such as nickel, which is impervious to both solder metal and the top layer metal.
摘要:
Ein Adaptersystem zur Kontaktbereichsvergrößerung zumindest einer Kontaktoberfläche (11, 11a', 11b', 11c', 11d', 11e', 11f', 11") auf zumindest einem Elektronikbauteil (9, 9', 9") (z.B. einem Leistungshalbleiter) weist auf: zumindest ein Substrat (3, 3a', 3b', 3") mit einer ersten Seite und einer der ersten Seite gegenüberliegenden zweiten Seite; und zumindest ein Kontaktierungselement (5, 5a', 5"), das zumindest bereichsweise auf der ersten Seite des Substrats (3, 3a', 3b', 3") angeordnet ist, wobei das Kontaktierungselement (5, 5a', 5") angepasst ist, die erste Seite mit der Kontaktoberfläche (11, 11a', 11b', 11c', 11d', 11e', 11f', 11") des Elektronikbauteils (9, 9', 9") elektrisch zu verbinden, wobei eine Oberfläche der zweiten Seite des Substrats (3, 3a', 3b', 3") größer ist als die Kontaktoberfläche (11, 11a', 11b', 11c', 11d', 11e', 11") des Elektronikbauteils (9, 9', 9"). Das Adaptersystem kann weiter zumindest ein Fixierungselement (7, 7a', 7") aufweisen, das auf der ersten Seite des Substrats (3, 3a', 3b', 3") zumindest bereichsweise um das Kontaktierungselement (5, 5a', 5") herum angeordnet ist, wobei das Fixierungselement (7, 7a', 7") angepasst ist das Elektronikbauteil (9, 9', 9") mechanisch zu kontaktieren, insbesondere die erste Seite des Substrats (3, 3a', 3b', 3") mit dem Elektronikbauteil (9, 9', 9") mechanisch zu verbinden. Die zweite Seite des Substrats (3, 3a', 3b', 3") kann zum Verbinden mit einem Verbindungselement, insbesondere mit einem Bonddraht, angepasst sein. Das Substrat (3, 3a', 3b', 3") kann ein elektrisch leitendes Material aufweisen. Das Kontaktierungselement (5, 5a', 5") kann eine Sinterpaste aufweisen. Es können zumindest zwei Substrate (3a', 3b') zumindest bereichsweise auf dem Elektronikbauteil (9') angeordnet sein und/oder mindestens zwei Kontaktoberflächen (11b', 11c', 11d', 11e', 11f') mit einem einzelnen Kontaktierungselement (5, 5a', 5") elektrisch verbunden sein.
摘要:
A power module comprises at least one power semiconductor device with an electrical top contact area on a top side; and a multi-layer circuit board with multiple electrically conducting layers which are separated by multiple electrically isolating layers, the electrically isolating layers being laminated together with the electrically conducting layers; wherein the multi-layer circuit board has at least one cavity, which is opened to a top side of the multi-layer circuit board, which cavity reaches through at least two electrically conducting layers; wherein the power semiconductor device is attached with a bottom side to a bottom of the cavity; and wherein the power semiconductor device is electrically connected to a top side of the multi-layer circuit board with a conducting member bonded to the top contact area and bonded to the top side of the multi-layer circuit board.
摘要:
Die Erfindung beschreibt eine Anordnung mit mindestens einem Leistungshalbleiterbauelement (70) und einem elektrisch isolierenden Gehäuse (3), sowie mit nach außen führenden Anschlusselementen (42,44,46) und mit einem vom Gehäuse zumindest teilweise umschlossenen Substrat (5). Das Leistungshalbleiterbauelement weist auf seiner dem Substrat abgewandten ersten Hauptfläche mindestens eine Kontaktfläche mit einer Metallisierungsschicht aus einem Edelmetall auf. Der Metallformkörper (76) weist auf seiner dem Leistungshalbleiterbauelement zugewandeten zweiten Hauptfläche ebenfalls eine Edelmetallschicht auf. Mittels einer Drucksinterverbindung sind diese miteinander verbunden. Das zugehörige Herstellungsverfahren ist durch den wesentlichen Schritt gekennzeichnet, dass die Metallformkörper (76) auf den Leistungshalbleiterbauelementen (70) im Waferverbund angeordnet sind und eine Mehrzahl dieser Anordnungen gleichzeitig mit Druck (82) beaufschlagt werden und somit für mehrere dieser Anordnungen die Drucksinterverbindung gleichzeitig erzeugt wird.
摘要:
An object is to obtain long-term reliability of an electric connection in a power semiconductor module. In a power semiconductor module, the main circuit interconnection directly connected to a power semiconductor chip (3) is formed of a busbar (6) and the power semiconductor chip (3) and the busbar electrode (6a) of the busbar (6) are electrically connected through a conductive resin (12). A member (13) having lower thermal expansion than the busbar electrode (6a) is joined to the busbar electrode (6a) in the part adjacent to said power semiconductor chip (3).