公开(公告)号：JP2009200281A

公开(公告)日：2009-09-03

申请号：JP2008041006

申请日：2008-02-22

申请人： Sanyo Electric Co Ltd ,  Sanyo Semiconductor Co Ltd ,  三洋半導体株式会社 ,  三洋電機株式会社

发明人： ISHIZEKI HIROSHI ,  UEHARA MASABUMI

IPC分类号： H01L21/60 ,  H01L21/3205 ,  H01L23/52

CPC分类号： H01L21/76816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/02185 ,  H01L2224/0219 ,  H01L2224/0401 ,  H01L2224/05013 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05548 ,  H01L2224/05551 ,  H01L2224/05553 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05562 ,  H01L2224/05563 ,  H01L2224/05567 ,  H01L2224/056 ,  H01L2224/05687 ,  H01L2224/05688 ,  H01L2224/10125 ,  H01L2224/1146 ,  H01L2224/13007 ,  H01L2224/13008 ,  H01L2224/13011 ,  H01L2224/13019 ,  H01L2224/13022 ,  H01L2224/13028 ,  H01L2224/13144 ,  H01L2224/81201 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01024 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19043 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2924/05042 ,  H01L2924/05442 ,  H01L2924/00

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device having a bump electrode on a pad electrode for effectively using the lower region of a pad electrode having the bump and preventing a local large force from being applied to a semiconductor substrate located at the lower side of the bump during mounting and a method of manufacturing the same. SOLUTION: A first layer metal wiring 5 that is formed on a semiconductor substrate and a pad electrode 7 that is formed on the first layer metal wiring 5 through an interlayer dielectric and connected with the first layer metal wiring 5 through via holes 10 that are formed on the interlayer dielectric are provided. Moreover, a protective film 8 that is formed on a pad electrode 7 and provided with an opening that exposes the pad electrode 7 and island-shaped protective films 9 in the opening and an Au bump 11 that is formed on the pad electrode 7 and connected with the pad electrode 7 through the opening of the protective film 8 are provided. The via holes 10 are formed beneath the island-shaped protective films 9 and part of the pad electrode 7 is incompletely embedded in the via holes 10. COPYRIGHT: (C)2009,JPO&INPIT

摘要翻译： 要解决的问题：为了提供一种在焊盘电极上具有凸起电极的半导体器件，用于有效地使用具有凸块的焊盘电极的下部区域，并且防止局部大的力施加到位于 安装时的凸块的下侧及其制造方法。 解决方案：形成在半导体衬底上的第一层金属布线5和通过层间电介质形成在第一层金属布线5上并通过通孔10与第一层金属布线5连接的焊盘电极7 设置在层间电介质上形成。 此外，形成在焊盘电极7上并具有露出焊盘电极7和开口中的岛状保护膜9的开口的保护膜8和形成在焊盘电极7上并连接的Au凸块11 通过保护膜8的开口设置焊盘电极7。 通孔10形成在岛状保护膜9下方，并且焊盘电极7的一部分不完全嵌入通孔10中。（C）2009，JPO＆INPIT

公开(公告)号：JP2018526833A

公开(公告)日：2018-09-13

申请号：JP2018512974

申请日：2016-08-03

申请人： マイクロン テクノロジー, インク.

发明人： マリオッティーニ,ジョルジオ ,  ヴァダフカー,サミア エス. ,  ファン,ウェイン エイチ. ,  チャンドル,アニルクマール ,  ボスラー,マーク

IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L21/60

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02126 ,  H01L2224/02135 ,  H01L2224/0219 ,  H01L2224/03013 ,  H01L2224/0346 ,  H01L2224/03472 ,  H01L2224/0361 ,  H01L2224/03906 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05082 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05184 ,  H01L2224/05547 ,  H01L2224/05553 ,  H01L2224/05555 ,  H01L2224/05565 ,  H01L2224/05568 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05684 ,  H01L2224/05686 ,  H01L2224/05687 ,  H01L2224/10145 ,  H01L2224/114 ,  H01L2224/11472 ,  H01L2224/13018 ,  H01L2224/13023 ,  H01L2224/13026 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/94 ,  H01L2924/014 ,  H01L2924/07025 ,  H01L2924/3651 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/053

摘要： 本技術は、ダイ間及び/又はパッケージ間の相互接続のためのアンダーバンプメタル(UBM)構造体用のカラーを製造すること、並びに関連するシステムを対象とする。半導体ダイは、固体状態の構成要素を有する半導体材料と、半導体材料を少なくとも部分的に通じて延伸する相互接続部とを含む。アンダーバンプメタル(UBM)構造体は、半導体材料よりも上に形成され、対応する相互接続部に電気的に結合される。カラーは、UBM構造体の側面の少なくとも一部を取り囲み、はんだ材料は、UBM構造体の上面よりも上に配置される。 【選択図】図1

公开(公告)号：JP2017117905A

公开(公告)日：2017-06-29

申请号：JP2015250866

申请日：2015-12-24

申请人： ルネサスエレクトロニクス株式会社 ,  Renesas Electronics Corp

发明人： OTA YUICHI ,  KITA KENTARO ,  OURA TAKEHIRO ,  YOSHIDA KOHEI

IPC分类号： H01L21/60 ,  H01L21/304 ,  H01L21/3205 ,  H01L21/683 ,  H01L21/768 ,  H01L23/522

CPC分类号： H01L24/94 ,  H01L21/304 ,  H01L21/6836 ,  H01L21/78 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823892 ,  H01L23/544 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/92 ,  H01L2221/68327 ,  H01L2221/68386 ,  H01L2223/5446 ,  H01L2224/0218 ,  H01L2224/0219 ,  H01L2224/02206 ,  H01L2224/02215 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/0348 ,  H01L2224/03828 ,  H01L2224/0391 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05018 ,  H01L2224/05019 ,  H01L2224/05022 ,  H01L2224/05082 ,  H01L2224/05084 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05187 ,  H01L2224/05562 ,  H01L2224/05644 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/11464 ,  H01L2224/1181 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/13026 ,  H01L2224/131 ,  H01L2224/13294 ,  H01L2224/133 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2924/04941 ,  H01L2924/07025 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2221/68304

摘要： 【課題】半導体装置の製造歩留りを向上する。【解決手段】複数のボンディングパッドBPを覆う絶縁膜PSNと、絶縁膜PSN上に形成された第1保護膜RF1と、第1保護膜RF1上に形成された第2保護膜RF2と、を備える。製品チップSC1では、絶縁膜PSNに形成された第1開口部C1および第1保護膜RF1に形成された第2開口部C2を介して、複数の電極層MLが複数のボンディングパッドBPとそれぞれ電気的に接続し、第2保護膜RF2に形成された第3開口部C3を介して、複数のバンプ電極BEが複数の電極層MLとそれぞれ電気的に接続する。擬似チップSC2では、第1保護膜RF1に形成された第2開口部C2と、第2保護膜RF2に形成された第3開口部C3と、を有し、第3開口部C3が重なる第2開口部C2の底面に絶縁膜PSNが露出する。そして、複数のバンプ電極BEを覆うように主面上に保護テープが貼り付けられる。【選択図】図3

公开(公告)号：JP6416297B2

公开(公告)日：2018-10-31

申请号：JP2017017306

申请日：2017-02-02

申请人： インフィネオン テクノロジーズ アーゲー ,  INFINEON TECHNOLOGIES AG

发明人： ロート, ローマン ,  ヒレ, フランク ,  シュルツェ, ハンス−ヨアヒム

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L21/28 ,  H01L29/417 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18 ,  H01L21/3205

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/02181 ,  H01L2224/0219 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/03848 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05618 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0566 ,  H01L2224/05664 ,  H01L2224/0603 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/491 ,  H01L2224/4911 ,  H01L2924/00014 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01073 ,  H01L2924/01074

公开(公告)号：JPWO2016075791A1

公开(公告)日：2017-08-24

申请号：JP2015545230

申请日：2014-11-13

申请人： ルネサスエレクトロニクス株式会社

发明人： 和義 前川 ,  和義 前川 ,  河野　祐一 ,  祐一 河野

IPC分类号： H01L23/522 ,  H01L21/3205 ,  H01L21/60 ,  H01L21/768 ,  H01L23/12

CPC分类号： H01L24/02 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L2224/02166 ,  H01L2224/02181 ,  H01L2224/02185 ,  H01L2224/0219 ,  H01L2224/0235 ,  H01L2224/02373 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/03462 ,  H01L2224/03614 ,  H01L2224/04042 ,  H01L2224/05008 ,  H01L2224/05025 ,  H01L2224/05124 ,  H01L2224/32225 ,  H01L2224/4502 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45664 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/04941 ,  H01L2924/07025 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

摘要： 半導体装置は、複数の配線層の最上層に形成されたパッド電極9aと、パッド電極9a上に開口11aを有する下地絶縁膜11と、下地絶縁膜11上に形成された下地金属膜UMと、下地金属膜UM上に形成された再配線RMと、再配線RMの上面および側面を覆うように形成されたキャップ金属膜CMとを有する。そして、再配線RMの外側の領域において、再配線RMの側壁上に形成されたキャップ金属膜CMと下地絶縁膜11との間には、再配線RMとは別材料の下地金属膜UMと、再配線RMとは別材料のキャップ金属膜CMと、が形成されており、再配線RMの外側の領域において、下地金属膜UMとキャップ金属膜CMとが直接接している。

公开(公告)号：JP2013187218A

公开(公告)日：2013-09-19

申请号：JP2012048870

申请日：2012-03-06

申请人： Lapis Semiconductor Co Ltd ,  ラピスセミコンダクタ株式会社

发明人： FUCHIGAMI CHIKASHI

IPC分类号： H01L21/822 ,  H01L21/60 ,  H01L23/60 ,  H01L27/04

CPC分类号： H01L27/027 ,  H01L23/3157 ,  H01L24/05 ,  H01L24/10 ,  H01L24/13 ,  H01L24/14 ,  H01L29/78 ,  H01L2224/0215 ,  H01L2224/0219 ,  H01L2224/0401 ,  H01L2224/05023 ,  H01L2224/05078 ,  H01L2224/05124 ,  H01L2224/05187 ,  H01L2224/05551 ,  H01L2224/05556 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/05687 ,  H01L2224/0569 ,  H01L2224/10122 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/053 ,  H01L2924/049 ,  H01L2924/07025 ,  H01L2924/05442

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor integrated device which can reliably prevent electrostatic discharge failure.SOLUTION: A semiconductor integrated device comprises: a semiconductor substrate on which an electrostatic protection circuit including second diffusion regions 13, 15 which respectively surround first diffusion regions 12, 14 as local regions is formed on a principal surface; a metal pad 21 opposite to the principal surface of the semiconductor substrate; conductive bumps 20 formed so as to be opposite to a top face of the metal pad; and projections 2 contacting the metal pad, which are formed on a metal pad surface opposite to the metal pad and within a region opposite to the first diffusion regions.

摘要翻译： 要解决的问题：提供一种可以可靠地防止静电放电故障的半导体集成器件。解决方案：半导体集成器件包括：半导体衬底，其上分别包围第一扩散区域12的第二扩散区域13,15的静电保护电路 ，14作为局部区域形成在主表面上; 与半导体衬底的主表面相对的金属焊盘21; 导电凸块20形成为与金属垫的顶面相对; 以及与金属焊盘接触的突起2，其形成在与金属焊盘相对的金属焊盘表面上并且在与第一扩散区域相对的区域内。

公开(公告)号：KR102223668B1

公开(公告)日：2021-03-05

申请号：KR1020190009206A

申请日：2019-01-24

申请人： 칩본드 테크놀러지 코포레이션

发明人： 진탕 셰 ,  청훙 시

IPC分类号： H01L23/00 ,  H01L23/13 ,  H01L33/38 ,  H01L33/62

CPC分类号： H01L24/06 ,  H01L23/13 ,  H01L24/05 ,  H01L24/26 ,  H01L24/32 ,  H01L33/54 ,  H01L33/62 ,  H01L2224/02175 ,  H01L2224/02185 ,  H01L2224/0219 ,  H01L2224/04026 ,  H01L2224/05554 ,  H01L2224/05557 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/06102 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/83101 ,  H01L2224/83203 ,  H01L2224/83851 ,  H01L24/29 ,  H01L24/83 ,  H01L2933/0066 ,  H01L33/38

摘要： 칩 패키지 구조는 마이크로 칩을 기판에 전기적으로 연결시키기 위한 것으로, 특히 LED에 응용되고, 상기 칩 패키지 구조의 칩은 본체 및 적어도 하나의 전극을 포함하며, 상기 전극은 상기 본체의 표면에 설치되며, 또한 상기 표면으로부터 노출되고, 상기 전극은 위치한정 홈 및 상기 위치한정 홈의 주변에 위치하는 위치한정 벽을 구비하며, 상기 위치한정 벽은 접착제 중의 적어도 하나의 도전성 입자를 상기 위치한정 홈에 위치 한정시키며, 또한 상기 칩은 상기 위치한정 홈에 위치한 상기 도전성 입자를 통해 상기 전극과 기판의 접속패드를 전기적으로 연결시킨다.

公开(公告)号：JP6054612B2

公开(公告)日：2016-12-27

申请号：JP2012048870

申请日：2012-03-06

申请人： ラピスセミコンダクタ株式会社

发明人： 渕上 千加志

IPC分类号： H01L27/04 ,  H01L21/60 ,  H01L23/60 ,  H01L21/822

CPC分类号： H01L27/027 ,  H01L23/3157 ,  H01L24/05 ,  H01L24/10 ,  H01L24/13 ,  H01L29/78 ,  H01L2224/0215 ,  H01L2224/0219 ,  H01L2224/0401 ,  H01L2224/05023 ,  H01L2224/05078 ,  H01L2224/05124 ,  H01L2224/05187 ,  H01L2224/05551 ,  H01L2224/05556 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/05687 ,  H01L2224/0569 ,  H01L2224/10122 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L24/14 ,  H01L2924/13091

公开(公告)号：JP2012505555A

公开(公告)日：2012-03-01

申请号：JP2011531272

申请日：2009-12-07

申请人： インテル コーポレイション

发明人： リー，ケヴィン，ジェイ．

IPC分类号： H01L21/60

CPC分类号： H01L23/49816 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/562 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/02166 ,  H01L2224/02175 ,  H01L2224/0219 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05559 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13169 ,  H01L2224/16112 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15747 ,  H01L2924/19041 ,  H01L2924/3511 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2924/3841 ,  H01L2224/29099 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/0665

摘要： An apparatus comprises a semiconductor substrate having a device layer, a plurality of metallization layers, a passivation layer, and a metal bump formed on the passivation layer that is electrically coupled to at least one of the metallization layers. The apparatus further includes a solder limiting layer formed on the passivation layer that masks an outer edge of the top surface of the metal bump, thereby making the outer edge of the top surface non-wettable to a solder material.

公开(公告)号：JP2017175117A

公开(公告)日：2017-09-28

申请号：JP2017017306

申请日：2017-02-02

申请人： インフィネオン テクノロジーズ アーゲー ,  INFINEON TECHNOLOGIES AG

发明人： ロート, ローマン ,  ヒレ, フランク ,  シュルツェ, ハンス−ヨアヒム

IPC分类号： H01L21/768 ,  H01L21/3205 ,  H01L21/28 ,  H01L29/417 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18 ,  H01L23/522

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L2224/02181 ,  H01L2224/0219 ,  H01L2224/03462 ,  H01L2224/0347 ,  H01L2224/03848 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05618 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0566 ,  H01L2224/05664 ,  H01L2224/0603 ,  H01L2224/48091 ,  H01L2224/491 ,  H01L2224/4911 ,  H01L24/48 ,  H01L24/49 ,  H01L2924/00014 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01073 ,  H01L2924/01074

摘要： 【課題】電力用半導体素子の強制負荷端子構造物を提供する。 【解決手段】電力用半導体素子1は、第1の負荷端子構造物11と、第1の負荷端子構造物11から離されて配置される第2の負荷端子構造物12と、第1の負荷端子構造物11及び第2の負荷端子構造物12のそれぞれと電気的に結合され、負荷電流を通すように構成された半導体構造物10と、を含む。第1の負荷端子構造物11は、半導体構造物10と接触する導電層111と、ボンディングブロック112と、導電層111及びボンディングブロック112のそれぞれの硬度より高い硬度を有する支持ブロック113と、を含む。第1の負荷端子構造物11は、支持ブロック113と、導電層111及び支持ブロック113の少なくとも一方の中に配置されたゾーンであって、窒素原子を有するゾーンを含む。 【選択図】図1