公开(公告)号：KR101479511B1

公开(公告)日：2015-01-07

申请号：KR1020080048732

申请日：2008-05-26

Applicant: 삼성전자주식회사

Inventor： 장철용 ,  김평완 ,  이택훈

IPC: H01L23/28 ,  H01L23/02

CPC classification number: H01L23/49816 ,  H01L21/4846 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L2221/68345 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H05K3/3436 ,  H05K2201/10977 ,  H05K2203/0465 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 따른 반도체 패키지는 접속단자가 형성된 일면을 가지는 베이스 기판 및 상기 베이스 기판을 덮는 몰딩막을 가지는 제1 패키지 기판을 포함하되, 상기 몰딩막은 상기 접속단자의 둘레와 대향되며, 서로 상이한 크기의 둘레를 가지는 제1 면 및 제2 면을 가지는 측면을 포함한다.
반도체, 패키지, 솔더볼, 몰딩막, 금형,

公开(公告)号：KR101476947B1

公开(公告)日：2014-12-24

申请号：KR1020137018791

申请日：2011-12-20

Applicant: 해리스 코포레이션

Inventor： 렌데크,루이스,조셉,주니어. ,  웨더스푼,마이클 ,  로드리게즈,케이시,필립 ,  니콜,데이비드

IPC: H01L21/20 ,  H01L21/027

CPC classification number: H01L24/83 ,  H01L23/3157 ,  H01L23/49822 ,  H01L23/49894 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/33 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05647 ,  H01L2224/11422 ,  H01L2224/1148 ,  H01L2224/13021 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16237 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06568 ,  H01L2924/00013 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/12042 ,  H01L2924/14 ,  H05K1/0306 ,  H05K3/281 ,  H05K3/3436 ,  H05K3/3452 ,  H05K2201/0141 ,  H05K2201/10674 ,  H05K2203/063 ,  Y10T29/49144 ,  Y10T29/49156 ,  Y10T29/49165 ,  Y10T428/24917 ,  Y10T428/25 ,  Y10T428/31721 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014 ,  H01L2924/00

Abstract: 전자디바이스를제조하기위한방법은복수의패턴된전도체층, 인접한패턴된전도체층사이의유전체층, 및최상부패턴된전도체층상의적어도하나의솔더패드를갖는경성웨이퍼기판상의상호연결층스택을형성하는단계를포함한다. 적어도하나의솔더패드와정렬가능한내부에적어도하나의천공을갖는 LCP 솔더마스크가형성된다. LCP 솔더마스크및 상호연결층스택은함께정렬되고라미네이트된다. 솔더는적어도하나의천공에위치된다. 적어도하나의회로컴포넌트는솔더를사용하여적어도하나의솔더패드에부착된다.

公开(公告)号：KR1020140124725A

公开(公告)日：2014-10-27

申请号：KR1020140044242

申请日：2014-04-14

Applicant: 르네사스 일렉트로닉스 가부시키가이샤

Inventor： 스기야마미찌아끼 ,  곤노줌뻬이

IPC: H01L21/60

CPC classification number: H01L24/81 ,  H01L21/561 ,  H01L21/563 ,  H01L23/145 ,  H01L23/15 ,  H01L23/49822 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L2224/04042 ,  H01L2224/1134 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11472 ,  H01L2224/13014 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14104 ,  H01L2224/16225 ,  H01L2224/17051 ,  H01L2224/2732 ,  H01L2224/27334 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48111 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/814 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/83192 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/3512 ,  H05K1/036 ,  H05K1/0366 ,  H05K3/0052 ,  H05K3/326 ,  H05K3/3436 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/0195 ,  H05K2201/10734 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/014 ,  H01L2924/0665

Abstract: The reliability of a semiconductor device is improved. In a wiring substrate (2) of a BGA, a plurality of bonding leads (2m) is disposed on an insulation layer (2d). The insulation layer (2d) includes a prepreg (2da) having a glass cloth (2h) and a resin layer (2db) having no glass cloth (2h). The resin layer (2db) is stacked on the prepreg (2da). Thus, the plurality of bonding leads (2m) are directly disposed on the soft resin layer (2db) and are supported by the soft resin layer (2db). When each of the plurality of bonding leads (2m) is pressurized by a load when a flip-chip is mounted, the resin layer (2db) sinks, thereby reducing the stress applied to a semiconductor chip.

Abstract translation: 提高了半导体器件的可靠性。 在BGA的布线基板（2）中，在绝缘层（2d）上设置有多个接合引线（2m）。 绝缘层（2d）包括具有玻璃布（2h）的预浸料（2da）和不具有玻璃布（2h）的树脂层（2db）。 树脂层（2db）堆叠在预浸料（2da）上。 因此，多个接合引线（2m）直接设置在软树脂层（2db）上并被软树脂层（2db）支撑。 当安装倒装芯片时，通过负载对多个接合引线（2m）中的每一个进行加压时，树脂层（2db）下沉，从而降低施加到半导体芯片的应力。

公开(公告)号：KR1020140099178A

公开(公告)日：2014-08-11

申请号：KR1020137017420

申请日：2012-10-19

Applicant: 파나소닉 주식회사

Inventor： 마에다다다시 ,  마루오히로키 ,  사에키쓰바사

IPC: H05K13/00 ,  H05K13/04

CPC classification number: H05K3/30 ,  H01L2224/16225 ,  H01L2924/19105 ,  H05K3/3436 ,  H05K13/0465 ,  H05K13/0469 ,  H05K2201/09909 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2203/0126 ,  Y02P70/611 ,  Y02P70/613 ,  Y10T29/4913 ,  Y10T29/53174

Abstract: 기판을 상류에서 하류로 이동시키면서 기판에의 크림 땜납 인쇄, 전자 부품 탑재 및 리플로우를 차례로 행하는 전자 부품 실장 라인으로서, 기판을 공급하는 기판 공급 장치와, 공급된 기판에 크림 땜납을 도포하는 스크린 인쇄 장치와, 기판에 제 1 전자 부품을 탑재하는 제 1 전자 부품 탑재 장치와, 기판으로 설정된 적어도 하나의 보강 위치에 열경화성 수지를 도포하는 수지 도포 장치와, 기판에 제 2 전자 부품을, 그 둘레가장자리부와 열경화성 수지가 접촉되도록 탑재하는 제 2 전자 부품 탑재 장치와, 제 1 전자 부품 및 제 2 전자 부품을 탑재한 기판을 가열한 후, 방냉함으로써, 제 1 전자 부품 및 제 2 전자 부품을 기판에 접합하는 리플로우 장치를 구비하고 제 2 전자 부품 탑재 장치는, 수지 도포 장치의 하류에 인접 배치되어 있는 전자 부품 실장 � �인.

公开(公告)号：KR1020140085517A

公开(公告)日：2014-07-07

申请号：KR1020147013295

申请日：2012-10-16

Applicant: 인벤사스 코포레이션

Inventor： 차우엘리스 ,  코레이날도 ,  알라토레로젠 ,  댐버그필립 ,  왕웨이-슌 ,  양세영 ,  자오지준

IPC: H01L25/10 ,  H01L23/31 ,  H01L23/495 ,  H01L23/498 ,  H01L23/28 ,  H01L21/48

CPC classification number: H01L24/85 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/4334 ,  H01L23/49517 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/06 ,  H01L24/16 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/78 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4554 ,  H01L2224/45565 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/48997 ,  H01L2224/49171 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/851 ,  H01L2224/8518 ,  H01L2224/85399 ,  H01L2224/85951 ,  H01L2224/85986 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/00011 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/12042 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/1715 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/3511 ,  H05K3/3436 ,  H05K2201/10515 ,  H05K2201/1053 ,  Y10T29/49149 ,  Y10T29/49151 ,  H01L2224/45664 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076

Abstract: 미소전자 패키지(10)는 와이어 본드(32)를 포함할 수 있으며, 와이어 본드(32)는, 기판(12) 상의 각각의 도전성 요소(28)에 본딩된 베이스(34)와, 베이스(34) 반대쪽의 단부(36)를 갖는다. 유전체 인캡슐레이션층(42)이 기판(12)으로부터 연장하며, 와이어 본드(32)의 덮여진 부분이 인캡슐레이션층(42)에 의해 서로 분리되도록 와이어 본드(32)의 일부분을 덮으며, 여기서 와이어 본드(32)의 인캡슐레이션되지 않은 부분(39)이 인캡슐레이션층(42)에 의해 덮여지지 않은 와이어 본드(32)의 부분에 의해 규정된다. 인캡슐레이션되지 않은 부분(39)은 인접한 와이어 본드(32)의 베이스(34)들 사이의 제1 최소 피치보다 큰 최소 피치를 갖는 패턴의 위치에 배치될 수 있다.

Abstract translation: 微电子封装可以包括引线键合，其具有接合到在衬底的表面处暴露的导电元件的相应导电元件的基底。 线接合可以具有相对于基部以25°和90°之间的角度设置的外部边缘表面，并且远离基部远离，例如相反，并且远离连接到基部的端部。 电介质封装层从衬底延伸并覆盖引线接合的部分，使得引线键合的被覆部分通过封装层彼此分开，其中引线键合的未封装部分由引线键的部分限定， 被封装层覆盖的未包封部分包括引线的端部。

公开(公告)号：KR1020140038735A

公开(公告)日：2014-03-31

申请号：KR1020120105223

申请日：2012-09-21

Applicant: (주)호전에이블

Inventor： 문종태

IPC: H01L23/12 ,  H01L21/60 ,  H05K3/34

CPC classification number: H05K3/3436 ,  H01L23/49811 ,  H01L2924/0002 ,  H01L2924/15311 ,  H05K2201/10977 ,  Y02P70/613 ,  H01L2924/0001

Abstract: The present invention relates to a package module. The package module according to an embodiment comprises a substrate; a package disposed on the substrate; at least one junction part which is disposed between the substrate and the package and made of conductive materials; and an epoxy part which coats the junction part except for the upper surface of the package. Thereby, the electrical properties are improved by coating the junction part by the epoxy part and preventing the junction part from being separated, and noise generation or degradation due to heat is prevented by not locating the epoxy part on the package and more efficiently emitting heat generated in the package when the package is operated.

Abstract translation: 本发明涉及封装模块。 根据实施例的封装模块包括衬底; 设置在所述基板上的封装; 至少一个接合部，其设置在所述基板和所述封装之间并且由导电材料制成; 以及涂覆除了包装的上表面以外的接合部的环氧部分。 因此，通过用环氧树脂部分涂覆接合部分并防止接合部分分离，从而防止由环氧树脂部分定位在封装上并且更有效地发射产生的热而防止由于热量引起的噪声产生或劣化 在包装中运行包装。

公开(公告)号：KR1020140035667A

公开(公告)日：2014-03-24

申请号：KR1020120102213

申请日：2012-09-14

Applicant: 삼성전기주식회사

Inventor： 이창배 ,  박승욱 ,  하경무 ,  김진구

IPC: H01L23/00 ,  H05K3/34

CPC classification number: H01L2224/11 ,  H01L24/11 ,  H01L21/67 ,  H01L23/12 ,  H01L24/81 ,  H05K3/34 ,  H05K3/3436 ,  H05K3/3452 ,  H05K3/3478 ,  H01L2924/00012

Abstract: The present invention relates to a method for manufacturing a circuit board. According to an embodiment of the present invention, the method for manufacturing a circuit board includes a step of preparing a substrate having a resistor region and a bump region, a step of forming a resistor layer of an initial thickness on the resistor region to provide a hole with a predetermined solder paste filling volume on the resistor region, a step of forming a solder pump on the bump region, and a step of reducing the thickness of the resistor layer to have a final thickness which is thinner than the initial thickness. [Reference numerals] (AA) Internet; (BB) Perform an interaction if a communication connection is performed depending on the game environment information; (S110) Prepare a base substrate having a resistor region and a bump region; (S120) Form a resister layer on the resistor region in order for the bump region on the base substrate to be selectively exposed; (S130) Fill solder paste on the bump region; (S140) Form a solder bump on the base substrate by re-flowing the solder paste; (S150) Form a resist pattern surrounding an unexposed region of the solder bump by reducing the thickness of the resister layer

Abstract translation: 本发明涉及电路板的制造方法。 根据本发明的一个实施例，电路板的制造方法包括制备具有电阻器区域和凸起区域的衬底的步骤，在电阻器区域上形成初始厚度的电阻层的步骤， 在电阻器区域上具有预定的焊膏填充体积的孔，在凸起区域上形成焊料泵的步骤，以及减小电阻层的厚度以使其具有比初始厚度更薄的最终厚度的步骤。 （附图标记）（AA）互联网; （BB）如果根据游戏环境信息执行通信连接，则执行交互; （S110）准备具有电阻区域和凸点区域的基底基板; （S120）在电阻器区域上形成电阻层，以便选择性地暴露基底衬底上的凸起区域; （S130）在焊盘区域上填充焊膏; （S140）通过重新流动焊膏在基底基板上形成焊锡凸块; （S150）通过减小电阻层的厚度来形成围绕焊料凸块的未曝光区域的抗蚀剂图案

公开(公告)号：KR101339025B1

公开(公告)日：2013-12-09

申请号：KR1020087007074

申请日：2006-08-24

Applicant: 알파 어셈블리 솔루션스 인크.

Inventor： 리위즈,브리안 ,  신흐,바와 ,  러플린,존 ,  팬드허,란지트

IPC: B23K35/26 ,  C22C12/00

CPC classification number: C22C13/00 ,  B23K35/262 ,  H01L2924/0002 ,  H05K3/3436 ,  H05K3/3463 ,  H01L2924/00

Abstract: 볼 그리드 배열용 합금으로서, 0.15 - 1.5 중량% 구리, 0.1 - 4 중량% 은, 0 - 0.1 중량% 인, 0 - 0.1 중량% 게르마늄, 0 - 0.1 중량% 갈륨, 0 - 0.3 중량% 하나 이상의 희토류 원소, 0 - 0.3 중량% 인듐, 0 - 0.3 중량% 마그네슘, 0 - 0.3 중량% 칼슘, 0 - 0.3 중량% 실리콘, 0 - 0.3 중량% 알루미늄, 0 - 0.3 중량% 아연, 0 - 1 중량% 안티몬과 0.02 - 0.3 중량% 니켈, 0.008 - 0.2 중량% 망간, 0.01 - 0.3 중량% 코발트, 0.005 - 0.3 중량% 크롬, 0.02 - 0.3 중량% 철, 및 0.008 - 0.1 중량% 지르코늄 중 하나 이상과 불가피한 불순물과 함께 나머지의 주석을 포함하는 합금에 관한 것이다.

公开(公告)号：KR1020130129965A

公开(公告)日：2013-11-29

申请号：KR1020137013959

申请日：2011-11-02

Applicant: 알파 어셈블리 솔루션스 인크.

Inventor： 카셀레브오스카 ,  싱바와 ,  모빈 ,  마아치마이클티. ,  보우그다모니르

IPC: H01B1/22 ,  H01B1/02 ,  H05K3/12

CPC classification number: H01L24/83 ,  H01L21/78 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/75 ,  H01L24/97 ,  H01L2224/2732 ,  H01L2224/27436 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29364 ,  H01L2224/29399 ,  H01L2224/32245 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83205 ,  H01L2224/8384 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/157 ,  H01L2924/15747 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H05K1/097 ,  H05K3/3436 ,  Y10T156/1062 ,  Y10T428/26 ,  H01B1/22 ,  H01L2924/01046 ,  H01L2924/00 ,  H01L2924/01014

Abstract: 멀티칩 및 단일 컴퍼넌트의 다이 부착 방법은 다이의 이면 또는 기판 상에 소결 페이스트를 인쇄하는 것을 포함할 수 있다. 인쇄는 스텐실 인쇄, 스크린 인쇄 또는 디스펜싱 공정을 포함할 수 있다. 페이스트는 다이싱 전에 전체 웨이퍼의 이면 상이나, 각각의 다이의 이면 상에 인쇄될 수 있다. 또한, 소결막은 제조되어 웨이퍼, 다이 또는 기판에 전사될 수 있다. 후소결 단계는 스루풋을 증가시킬 수 있다.

公开(公告)号：KR101331548B1

公开(公告)日：2013-11-20

申请号：KR1020127029892

申请日：2011-06-02

Applicant: 가부시키가이샤 신가와

Inventor： 호조코지 ,  타카하시마코토

IPC: H05K13/04 ,  H05K3/34 ,  H01L21/60

CPC classification number: H05K3/3494 ,  H01L21/67011 ,  H01L24/13 ,  H01L24/16 ,  H01L24/75 ,  H01L24/81 ,  H01L2224/1134 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/1601 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75305 ,  H01L2224/75502 ,  H01L2224/75744 ,  H01L2224/75753 ,  H01L2224/75824 ,  H01L2224/75901 ,  H01L2224/81193 ,  H01L2224/81204 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12043 ,  H05K3/3436 ,  H05K2201/10674 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 기판(42)과 접리 방향으로 구동되고, 전자부품(31)을 기판(42)에 열압착하는 본딩 툴(28)과, 본딩 툴(28)의 기판(42과의 접리 방향의 위치를 검출하는 리니어 스케일(61), 리니어 스케일 헤드(62)와, 제어부(50)를 구비하고, 제어부(50)는 전자부품(31)을 가열하면서 본딩 툴(28)이 기준위치로부터 소정의 거리만큼 기판(42)에 근접한 경우, 전자부품(31)의 전극과 기판(42)의 전극 사이가 땜납 피막(44)이 열용융되었다고 판단하고, 그 때의 본딩 툴(28)의 기판(42)에 대한 접리 방향의 위치를 유지한다. 이것에 의해, 열용융되는 접합금속을 통하여 전자부품과 기판을 접합하는 전자부품 실장 장치에서, 본딩 품질을 향상시킨다.