公开(公告)号：US08338939B2

公开(公告)日：2012-12-25

申请号：US12834304

申请日：2010-07-12

申请人： Jing-Cheng Lin ,  Yung-Chi Lin ,  Ku-Feng Yang

发明人： Jing-Cheng Lin ,  Yung-Chi Lin ,  Ku-Feng Yang

IPC分类号： H01L23/48

CPC分类号： H01L21/76898 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/762 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76877 ,  H01L21/823475 ,  H01L21/823481 ,  H01L23/481 ,  H01L24/11 ,  H01L29/78 ,  H01L2224/131 ,  H01L2924/01029 ,  H01L2924/00014

摘要： A device includes a semiconductor substrate having a front surface and a back surface opposite the front surface. An insulation region extends from the front surface into the semiconductor substrate. An inter-layer dielectric (ILD) is over the insulation region. A landing pad extends from a top surface of the ILD into the insulation region. A through-substrate via (TSV) extends from the back surface of the semiconductor substrate to the landing pad.

摘要翻译： 一种器件包括具有与前表面相对的前表面和后表面的半导体衬底。 绝缘区域从前表面延伸到半导体衬底中。 层间电介质（ILD）在绝缘区域之上。 着陆垫从ILD的顶表面延伸到绝缘区域中。 贯穿基板通孔（TSV）从半导体基板的背面延伸到着陆焊盘。

公开(公告)号：US20120319291A1

公开(公告)日：2012-12-20

申请号：US13161153

申请日：2011-06-15

申请人： Wen-Chih CHIOU ,  Tsang-Jiuh WU ,  Ku-Feng YANG ,  Hsin-Yu CHEN

发明人： Wen-Chih CHIOU ,  Tsang-Jiuh WU ,  Ku-Feng YANG ,  Hsin-Yu CHEN

IPC分类号： H01L23/48 ,  H01L21/28

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L23/53223 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor structure includes a dielectric layer disposed over a substrate. A metallic line is disposed in the dielectric layer. A through-silicon-via (TSV) structure continuously extends through the dielectric layer and the substrate. A surface of the metallic line is substantially leveled with a surface of the TSV structure.

摘要翻译： 半导体结构包括设置在基板上的电介质层。 金属线设置在电介质层中。 贯穿硅通孔（TSV）结构连续地延伸穿过电介质层和衬底。 金属线的表面基本上与TSV结构的表面平齐。

公开(公告)号：US08148826B2

公开(公告)日：2012-04-03

申请号：US13273845

申请日：2011-10-14

申请人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang

发明人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang

IPC分类号： H01L23/48 ,  H01L23/31 ,  H01L25/00 ,  H01L21/58 ,  H01L21/56

CPC分类号： H01L21/8221 ,  H01L21/76898 ,  H01L24/16 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05609 ,  H01L2224/05616 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/13099 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/19041 ,  Y10S148/164 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/013

摘要： A semiconductor structure includes a first die comprising a first substrate and a first bonding pad over the first substrate, a second die having a first surface and a second surface opposite the first surface, wherein the second die is stacked on the first die and a protection layer having a vertical portion on a sidewall of the second die, and a horizontal portion extending over the first die.

摘要翻译： 半导体结构包括第一裸片，其包括第一衬底和第一衬底上的第一焊盘，第二裸片，具有与第一表面相对的第一表面和第二表面，其中第二裸片堆叠在第一裸片上， 层，其具有在第二管芯的侧壁上的垂直部分，以及在第一管芯上延伸的水平部分。

公开(公告)号：US08053277B2

公开(公告)日：2011-11-08

申请号：US12878112

申请日：2010-09-09

申请人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang

发明人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang

IPC分类号： H01L21/50

CPC分类号： H01L21/8221 ,  H01L21/76898 ,  H01L24/16 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05609 ,  H01L2224/05616 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/13099 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/19041 ,  Y10S148/164 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/013

摘要： A semiconductor structure includes a first die comprising a first substrate and a first bonding pad over the first substrate, a second die having a first surface and a second surface opposite the first surface, wherein the second die is stacked on the first die and a protection layer having a vertical portion on a sidewall of the second die, and a horizontal portion extending over the first die.

摘要翻译： 半导体结构包括第一裸片，其包括第一衬底和第一衬底上的第一焊盘，第二裸片，具有与第一表面相对的第一表面和第二表面，其中第二裸片堆叠在第一裸片上， 层，其具有在第二管芯的侧壁上的垂直部分，以及在第一管芯上延伸的水平部分。

公开(公告)号：US20110186967A1

公开(公告)日：2011-08-04

申请号：US13084204

申请日：2011-04-11

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/544 ,  H01L23/48

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US07951647B2

公开(公告)日：2011-05-31

申请号：US12140695

申请日：2008-06-17

申请人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Ming-Chung Sung

发明人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Ming-Chung Sung

IPC分类号： H01L21/76

CPC分类号： H01L24/94 ,  H01L21/561 ,  H01L23/481 ,  H01L25/50 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/48

摘要： An integrated circuit structure includes a bottom semiconductor chip; a top die bonded onto the bottom semiconductor chip; a protecting material encircling the bottom die and on the bottom semiconductor chip; and a planar dielectric layer over the top die and the protecting material. The protecting material has a top surface leveled with a top surface of the top die.

摘要翻译： 集成电路结构包括底部半导体芯片; 顶部芯片结合到底部半导体芯片上; 围绕底模和底部半导体芯片的保护材料; 以及在顶模和保护材料上方的平面介电层。 保护材料具有与顶模的顶表面平齐的顶表面。

公开(公告)号：US07943421B2

公开(公告)日：2011-05-17

申请号：US12329322

申请日：2008-12-05

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/28

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US20100117226A1

公开(公告)日：2010-05-13

申请号：US12267244

申请日：2008-11-07

申请人： Ku-Feng YANG ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu

发明人： Ku-Feng YANG ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu

IPC分类号： H01L21/50 ,  H01L23/538

CPC分类号： H01L21/76898 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/10 ,  H01L24/13 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05567 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

摘要： A method for fabricating stacked wafers is provided. In one embodiment, the method comprises providing a wafer having a chip side and a non-chip side, the chip side comprising a plurality of semiconductor chips. A plurality of dies is provided, each of the die bonded to one of the plurality of semiconductor chips. The chip side of the wafer and the plurality of dies are encapsulated with a protecting material. The non-chip side of the wafer is thinned to an intended thickness. The wafer is then diced to separate the wafer into individual semiconductor packages.

摘要翻译： 提供了一种用于制造堆叠晶片的方法。 在一个实施例中，该方法包括提供具有芯片侧和非芯片侧的晶片，芯片侧包括多个半导体芯片。 提供多个管芯，每个管芯接合到多个半导体芯片中的一个。 晶片的芯片侧和多个管芯被保护材料封装。 晶片的非芯片侧被薄化到预期的厚度。 然后切割晶片以将晶片分离成单独的半导体封装。

公开(公告)号：US09117828B2

公开(公告)日：2015-08-25

申请号：US12717573

申请日：2010-03-04

申请人： Weng-Jin Wu ,  Ku-Feng Yang ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Ku-Feng Yang ,  Wen-Chih Chiou

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/71 ,  H01L21/60 ,  H01L21/683 ,  H01L21/768 ,  H01L23/31 ,  H01L23/00 ,  H01L25/00 ,  H01L29/06

CPC分类号： H01L21/561 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/3121 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L24/95 ,  H01L25/50 ,  H01L29/0657 ,  H01L2221/68318 ,  H01L2221/68345 ,  H01L2224/13009 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/81001 ,  H01L2224/81801 ,  H01L2224/81894 ,  H01L2224/83894 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2224/0401

摘要： A method of handling a thin wafer includes forming a support structure at the edge of a thinned wafer that is encapsulated by a protection layer. The support structure can be an adhesive layer enclosing the protection layer, a dielectric-filled trench embedded in the thinned wafer and surrounding the protection layer, or a housing affixing the edge of the thinned wafer.

摘要翻译： 处理薄晶片的方法包括在由保护层封装的薄化晶片的边缘处形成支撑结构。 支撑结构可以是包围保护层的粘合剂层，嵌入在薄化晶片中并围绕保护层的介电填充沟槽或者固定薄化晶片的边缘的壳体。

公开(公告)号：US08691664B2

公开(公告)日：2014-04-08

申请号：US12685523

申请日：2010-01-11

申请人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Jung-Chih Hu

发明人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Jung-Chih Hu

IPC分类号： H01L21/00

CPC分类号： H01L21/30625 ,  H01L21/30608 ,  H01L21/3212 ,  H01L21/76898 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/13109 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13184 ,  H01L2224/16145 ,  H01L2224/81193 ,  H01L2224/9202 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079

摘要： A method of forming a semiconductor device is presented. A conductor is embedded within a substrate, wherein the substrate contains a non-conducting material. The backside of the substrate is ground to a thickness wherein at least 1 μm of the non-conducting material remains on the backside covering the conductor embedded within the substrate. Chemical mechanical polishing (CMP) is employed with an undiscerning slurry to the backside of the substrate, thereby planarizing the substrate and exposing the conductive material. A spin wet-etch, with a protective formulation, is employed to remove a thickness y of the non-conducting material from the backside of the substrate, thereby causing the conductive material to uniformly protrude from the backside of the substrate.

摘要翻译： 提出了一种形成半导体器件的方法。 导体嵌入衬底内，其中衬底含有非导电材料。 将衬底的背面研磨成厚度，其中至少1μm的非导电材料保留在覆盖衬底内的导体的背面上。 采用化学机械抛光（CMP），其具有不透明的浆料到衬底的背面，由此平坦化衬底并暴露导电材料。 使用具有保护性配方的旋转湿蚀刻从衬底的背面除去非导电材料的厚度y，从而使导电材料从衬底的背面均匀地突出。