公开(公告)号：US20060038289A1

公开(公告)日：2006-02-23

申请号：US11251403

申请日：2005-10-14

申请人： Rockwell Hsu ,  Sriram Muthukumar ,  Jiangqi He

发明人： Rockwell Hsu ,  Sriram Muthukumar ,  Jiangqi He

IPC分类号： H01L23/48

CPC分类号： H01L23/5227 ,  H01F17/0033 ,  H01F41/041 ,  H01F41/046 ,  H01L21/563 ,  H01L23/645 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05548 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05681 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/73203 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H03J3/20 ,  H03J2200/10 ,  H01L2924/00 ,  H01L2924/00014

摘要： Some embodiments of the present invention include integrated inductors and compliant interconnects for semiconductor packaging.

摘要翻译： 本发明的一些实施例包括用于半导体封装的集成电感器和柔性互连件。

公开(公告)号：US20070290362A1

公开(公告)日：2007-12-20

申请号：US11849437

申请日：2007-09-04

申请人： Rockwell Hsu ,  Sriram Muthukumar ,  Jiangqi He

发明人： Rockwell Hsu ,  Sriram Muthukumar ,  Jiangqi He

IPC分类号： H01L23/48

CPC分类号： H01L23/5227 ,  H01F17/0033 ,  H01F41/041 ,  H01F41/046 ,  H01L21/563 ,  H01L23/645 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05548 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05681 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/73203 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H03J3/20 ,  H03J2200/10 ,  H01L2924/00 ,  H01L2924/00014

摘要： Some embodiments of the present invention include integrated inductors and compliant interconnects for semiconductor packaging.

摘要翻译： 本发明的一些实施例包括用于半导体封装的集成电感器和柔性互连件。

公开(公告)号：US07279391B2

公开(公告)日：2007-10-09

申请号：US11251403

申请日：2005-10-14

申请人： Rockwell Hsu ,  Sriram Muthukumar ,  Jiangqi He

发明人： Rockwell Hsu ,  Sriram Muthukumar ,  Jiangqi He

IPC分类号： H01L21/20

CPC分类号： H01L23/5227 ,  H01F17/0033 ,  H01F41/041 ,  H01F41/046 ,  H01L21/563 ,  H01L23/645 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05548 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05681 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/73203 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H03J3/20 ,  H03J2200/10 ,  H01L2924/00 ,  H01L2924/00014

摘要： Some embodiments of the present invention include integrated inductors and compliant interconnects for semiconductor packaging.

摘要翻译： 本发明的一些实施例包括用于半导体封装的集成电感器和柔性互连件。

公开(公告)号：US07989916B2

公开(公告)日：2011-08-02

申请号：US12590547

申请日：2009-11-10

申请人： John J. Tang ,  Xiang Yin Zeng ,  Jiangqi He ,  Ding Hai

发明人： John J. Tang ,  Xiang Yin Zeng ,  Jiangqi He ,  Ding Hai

IPC分类号： H01L21/02

CPC分类号： H01L21/4857 ,  H01L23/49822 ,  H01L23/50 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L24/85 ,  H01L2224/05553 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/48472 ,  H01L2224/49 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81801 ,  H01L2224/83102 ,  H01L2224/85 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/19041 ,  H05K1/111 ,  H05K1/113 ,  H05K1/162 ,  H05K3/28 ,  H05K2201/0187 ,  H05K2201/09436 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

摘要： An article includes a top electrode that is embedded in a solder mask. An article includes a top electrode that is on a core structure. A process of forming the top electrode includes reducing the solder mask thickness and forming the top electrode on the reduced-thickness solder mask. A process of forming the top electrode includes forming the top electrode over a high-K dielectric that is in a patterned portion of the core structure.

摘要翻译： 一种物品包括埋在焊接掩模中的顶部电极。 一种物品包括在核心结构上的顶部电极。 形成顶部电极的工艺包括减小焊接掩模厚度并在厚度较薄的焊接掩模上形成顶部电极。 形成顶部电极的工艺包括在位于芯结构的图案化部分中的高K电介质上形成顶部电极。

公开(公告)号：US20110175230A1

公开(公告)日：2011-07-21

申请号：US13075345

申请日：2011-03-30

申请人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

发明人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

IPC分类号： H01L23/48

CPC分类号： H01L23/49811 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/16152 ,  H05K3/4007 ,  H05K2201/0133 ,  H05K2201/0367

摘要： In one embodiment, the present invention includes a semiconductor package having a substrate with a first surface to support a semiconductor die. A second surface of the substrate includes compliant conductive pads to provide electrical connections to the semiconductor die. In this way, improved connection between the semiconductor package and a socket is provided. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有第一表面以支撑半导体管芯的衬底的半导体封装。 衬底的第二表面包括柔性导电焊盘以提供到半导体管芯的电连接。 以这种方式，提供了半导体封装和插座之间的改进的连接。 描述和要求保护其他实施例。

公开(公告)号：US07939922B2

公开(公告)日：2011-05-10

申请号：US12426322

申请日：2009-04-20

申请人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

发明人： Qing Zhou ,  Wei Shi ,  Daoqiang Lu ,  Jiangqi He

IPC分类号： H01L23/02 ,  H01L23/10 ,  H01L21/44 ,  H01L21/4763

CPC分类号： H01L23/49811 ,  H01L2224/1319 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/16152 ,  H05K3/4007 ,  H05K2201/0133 ,  H05K2201/0367

摘要： In one embodiment, the present invention includes a semiconductor package having a substrate with a first surface to support a semiconductor die. A second surface of the substrate includes compliant conductive pads to provide electrical connections to the semiconductor die. In this way, improved connection between the semiconductor package and a socket is provided. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有第一表面以支撑半导体管芯的衬底的半导体封装。 衬底的第二表面包括柔性导电焊盘以提供到半导体管芯的电连接。 以这种方式，提供了半导体封装和插座之间的改进的连接。 描述和要求保护其他实施例。

公开(公告)号：US07589414B2

公开(公告)日：2009-09-15

申请号：US11953467

申请日：2007-12-10

申请人： Jiangqi He ,  Yuan-Liang Li ,  Michael Walk

发明人： Jiangqi He ,  Yuan-Liang Li ,  Michael Walk

IPC分类号： H01L23/48 ,  H01L23/52

CPC分类号： H01L23/50 ,  H01L23/49805 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15173 ,  H01L2924/15174 ,  H01L2924/15312 ,  H01L2924/19041

摘要： A circuit package may include an upper surface of first conductive elements and second conductive elements. The first conductive elements may receive input/output signals from respective conductive elements of an integrated circuit die, and the second conductive elements may receive a first plurality of the input/output signals from respective ones of the first conductive elements. A lower surface of the package may include third conductive elements, the third conductive elements to receive a second plurality of the input/output signals from respective other ones of the first conductive elements.

摘要翻译： 电路封装可以包括第一导电元件的上表面和第二导电元件。 第一导电元件可以从集成电路管芯的相应导电元件接收输入/输出信号，并且第二导电元件可以从相应的第一导电元件接收第一多个输入/输出信号。 封装的下表面可以包括第三导电元件，第三导电元件用于从第一导电元件中的相应另一个接收第二多个输入/输出信号。

公开(公告)号：US07511359B2

公开(公告)日：2009-03-31

申请号：US11321195

申请日：2005-12-29

申请人： John J. Tang ,  Xiang Yin Zeng ,  Jiangqi He

发明人： John J. Tang ,  Xiang Yin Zeng ,  Jiangqi He

IPC分类号： H01L23/12

CPC分类号： H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/24226 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06582 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/30107

摘要： Embodiments of the invention relate to the construction of a dual die package with a high-speed interconnect. A package is created having a first die on a first side of a base substrate and a second die on a second side of the base substrate in opposed relation to the first die. A first copper plated interconnect is plated to the base substrate. Second copper interconnects are formed to connect the first copper plated interconnect to the first and second dice, respectively, such that the first and second dice are interconnected.

摘要翻译： 本发明的实施例涉及具有高速互连的双管芯封装的结构。 制造了在基底基板的第一侧上具有第一模具的封装，和与第一裸片相对的基底基板的第二侧上的第二模具。 第一个镀铜的互连电镀到基底。 形成第二铜互连以将第一镀铜互连件分别连接到第一和第二裸片，使得第一和第二裸片互连。

公开(公告)号：US07417872B2

公开(公告)日：2008-08-26

申请号：US11459951

申请日：2006-07-26

申请人： Yuan-Liang Li ,  Jiangqi He ,  Dong Zhong ,  David G. Figueroa

发明人： Yuan-Liang Li ,  Jiangqi He ,  Dong Zhong ,  David G. Figueroa

IPC分类号： H05H1/11

CPC分类号： H01P3/081 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01L2924/1903 ,  H05K1/0242 ,  H05K1/0245 ,  H05K1/0265 ,  H05K3/4644 ,  H05K2201/0715 ,  H05K2201/09236 ,  H05K2201/09672 ,  H05K2201/0979 ,  H05K2201/098 ,  H05K2203/0733 ,  H01L2924/00

摘要： Trace configurations for carrying high-speed digital differential signals provide for reduced conduction loss and improved signal integrity. In one embodiment, a circuit board has a first set of conductive traces disposed on non-conductive material, and a second set of conductive traces parallel to the first set and disposed within the conductive material. The second set is separated from the first set by non-conductive material. Corresponding traces of the first and second sets may be in a stacked configuration. In other embodiments, conductive material may be provided between corresponding traces of the first and second sets resulting in an “I-shaped” or “U-shaped” cross-section. In yet other embodiments, the trace configurations have “T-shaped” and “L-shaped” cross-sections.

摘要翻译： 用于承载高速数字差分信号的跟踪配置提供了降低的传导损耗和改善的信号完整性。 在一个实施例中，电路板具有布置在非导电材料上的第一组导电迹线和平行于第一组并设置在导电材料内的第二组导电迹线。 第二组与非导电材料与第一组分离。 第一组和第二组的相应迹线可以是堆叠配置。 在其他实施例中，导电材料可以设置在第一组和第二组的相应迹线之间，导致“I形”或“U形”横截面。 在其它实施例中，迹线构造具有“T形”和“L形”横截面。

公开(公告)号：US20080145977A1

公开(公告)日：2008-06-19

申请号：US11640568

申请日：2006-12-18

申请人： Xiang Yin Zeng ,  Guo Yan ,  Jiangqi He

发明人： Xiang Yin Zeng ,  Guo Yan ,  Jiangqi He

IPC分类号： H01L21/82

CPC分类号： H05K1/167 ,  H01L23/50 ,  H01L23/642 ,  H01L23/66 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/19105 ,  H01L2924/3011 ,  H05K1/0231 ,  H05K1/0237 ,  H05K2201/10674 ,  H05K2203/0315 ,  H01L2224/0401

摘要： A conductive path, such as a copper patch, between decoupling capacitors and a high frequency integrated circuit, may be oxidized to improve the power delivery performance. Specifically, adding the resistance in the conductive path by oxidizing the conductive path increases the dampening of the peak impedance at a given peak frequency. In some embodiments, a mask may be used to control the amount of the conductive path that is oxidized.

摘要翻译： 在去耦电容器和高频集成电路之间的导电路径（例如铜贴片）可以被氧化以提高功率传递性能。 具体地，通过氧化导电路径来增加导电路径中的电阻，增加了在给定峰值频率处的峰值阻抗的衰减。 在一些实施例中，掩模可用于控制被氧化的导电路径的量。