公开(公告)号：US20120049364A1

公开(公告)日：2012-03-01

申请号：US13184304

申请日：2011-07-15

申请人： Sehat Sutardja ,  Albert Wu ,  Scott Wu

发明人： Sehat Sutardja ,  Albert Wu ,  Scott Wu

IPC分类号： H01L23/498 ,  H01L21/50

CPC分类号： H01L25/50 ,  H01L23/12 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/25 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/73267 ,  H01L2224/92224 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Embodiments of the present disclosure provide a method that comprises providing a first die having a surface comprising a bond pad to route electrical signals of the first die and attaching the first die to a layer of a substrate. The method further comprises forming one or more additional layers of the substrate to embed the first die in the substrate and coupling a second die to the one or more additional layers, the second die having a surface comprising a bond pad to route electrical signals of the second die. The second die is coupled to the one or more additional layers such that electrical signals are routed between the first die and the second die.

摘要翻译： 本公开的实施例提供了一种方法，其包括提供第一管芯，其具有包括接合焊盘的表面以路由第一管芯的电信号并将第一管芯附接到衬底层。 该方法还包括形成基板的一个或多个附加层以将第一管芯嵌入衬底中并将第二管芯耦合到一个或多个附加层，第二管芯具有包括接合焊盘的表面，以将电信号 第二次死亡 第二管芯耦合到一个或多个附加层，使得电信号在第一管芯和第二管芯之间布线。

公开(公告)号：US08618654B2

公开(公告)日：2013-12-31

申请号：US13184304

申请日：2011-07-15

申请人： Sehat Sutardja ,  Albert Wu ,  Scott Wu

发明人： Sehat Sutardja ,  Albert Wu ,  Scott Wu

IPC分类号： H01L23/34

CPC分类号： H01L25/50 ,  H01L23/12 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/25 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/73267 ,  H01L2224/92224 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Embodiments of the present disclosure provide a method that comprises providing a first die having a surface comprising a bond pad to route electrical signals of the first die and attaching the first die to a layer of a substrate. The method further comprises forming one or more additional layers of the substrate to embed the first die in the substrate and coupling a second die to the one or more additional layers, the second die having a surface comprising a bond pad to route electrical signals of the second die. The second die is coupled to the one or more additional layers such that electrical signals are routed between the first die and the second die.

公开(公告)号：US08218383B1

公开(公告)日：2012-07-10

申请号：US13114866

申请日：2011-05-24

申请人： Albert Wu ,  Sehat Sutardja

发明人： Albert Wu ,  Sehat Sutardja

IPC分类号： G11C7/00

CPC分类号： G06F11/0793 ,  G06F11/073 ,  G11C29/789

摘要： Systems and methods for operating an integrated circuit. The method includes: storing data in one or more of a plurality of locations in a memory module, wherein each location in the memory module has a corresponding memory address; storing a memory address of each location in the memory module detected to be defective in a memory repair module; detecting one or more locations in the memory module that are defective, locating one or more redundant memory elements in the memory module, and storing information in the memory repair database, the information associating the memory address of each location in the memory detected to be defective with the redundant memory elements; and physically remapping the memory addresses to a corresponding redundant memory element.

摘要翻译： 用于操作集成电路的系统和方法。 该方法包括：将数据存储在存储器模块中的多个位置中的一个或多个位置，其中存储器模块中的每个位置具有对应的存储器地址; 将检测到的有缺陷的存储器模块中的每个位置的存储器地址存储在存储器修复模块中; 检测所述存储器模块中的一个或多个位置是有缺陷的，将一个或多个冗余存储器元件定位在所述存储器模块中，以及将信息存储在所述存储器修复数据库中，所述信息将检测到的所述存储器中的每个位置的存储器地址与缺陷相关联 与冗余存储元件; 并将存储器地址物理地重映射到相应的冗余存储器元件。

公开(公告)号：US08796839B1

公开(公告)日：2014-08-05

申请号：US13345449

申请日：2012-01-06

申请人： Sehat Sutardja ,  Albert Wu

发明人： Sehat Sutardja ,  Albert Wu

IPC分类号： H01L23/04

CPC分类号： H01L23/5286 ,  H01L23/3121 ,  H01L23/49816 ,  H01L23/49833 ,  H01L23/552 ,  H01L23/562 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05554 ,  H01L2224/13 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： An apparatus that comprises a power ground/arrangement that comprises a first semiconductor die configured as a central processing unit (CPU). The power/ground arrangement further comprises a first metal layer that provides only one of (i) a power signal and (ii) a ground signal, and a second metal layer that provides the other one of (i) the power signal and (ii) the ground signal. The apparatus further comprises a second semiconductor die configured as a memory that is coupled to the power/ground arrangement. The second semiconductor die is configured to receive power signals and ground signals from the power/ground arrangement. The second semiconductor die is further configured to provide signals to the CPU via the power/ground arrangement and to receive signals from the CPU via the power/ground arrangement. The second semiconductor die is coupled to the power/ground arrangement only along a single side of the second semiconductor die.

摘要翻译： 一种包括电源接地/布置的装置，包括被配置为中央处理单元（CPU）的第一半导体管芯。 电源/接地装置还包括仅提供（i）功率信号和（ii）接地信号中的一个的第一金属层和提供（i）功率信号和（ii）的另一个的第二金属层 ）地面信号。 该装置还包括被配置为耦合到电源/接地装置的存储器的第二半导体管芯。 第二半导体管芯被配置为从电源/接地装置接收功率信号和接地信号。 第二半导体裸片还被配置为经由电源/接地装置向CPU提供信号，并且经由电源/接地布置从CPU接收信号。 第二半导体管芯仅沿着第二半导体管芯的单侧连接到电源/接地装置。

公开(公告)号：US20120098127A1

公开(公告)日：2012-04-26

申请号：US13277140

申请日：2011-10-19

申请人： Sehat Sutardja ,  Chung Chyung Han ,  Weidan Li ,  Shuhua Yu ,  Chuan-Cheng Cheng ,  Albert Wu

发明人： Sehat Sutardja ,  Chung Chyung Han ,  Weidan Li ,  Shuhua Yu ,  Chuan-Cheng Cheng ,  Albert Wu

IPC分类号： H01L23/498 ,  H01L21/50

CPC分类号： H01L21/76885 ,  H01L23/3107 ,  H01L23/5226 ,  H01L23/5286 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/85 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/061 ,  H01L2224/16145 ,  H01L2224/16245 ,  H01L2224/45111 ,  H01L2224/45116 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2224/731 ,  H01L2224/85 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： Embodiments of the present disclosure provide a chip that comprises a base metal layer formed over a first semiconductor die and a first metal layer formed over the base metal layer. The first metal layer includes a plurality of islands configured to route at least one of (i) a ground signal or (ii) a power signal in the chip. The chip further comprises a second metal layer formed over the first metal layer. The second metal layer includes a plurality of islands configured to route at least one of (i) the ground signal or (ii) the power signal in the chip.

摘要翻译： 本公开的实施例提供一种芯片，其包括形成在第一半导体管芯上的基底金属层和形成在基底金属层上的第一金属层。 第一金属层包括被配置为路由芯片中的（i）接地信号或（ii）功率信号中的至少一个的多个岛。 芯片还包括形成在第一金属层上的第二金属层。 第二金属层包括被配置为路由（i）接地信号或（ii）芯片中的功率信号中的至少一个的多个岛。

公开(公告)号：US07948818B1

公开(公告)日：2011-05-24

申请号：US12827446

申请日：2010-06-30

申请人： Albert Wu ,  Sehat Sutardja

发明人： Albert Wu ,  Sehat Sutardja

IPC分类号： G11C7/00

CPC分类号： G06F11/0793 ,  G06F11/073 ,  G11C29/789

摘要： An integrated circuit (IC) comprises a memory module that stores at least one of data and code. A memory repair database stores data relating to defective memory addresses. A memory control module detects defective memory locations in the memory module, locates redundant memory elements in the memory module, and stores information that associates memory addresses of the defective memory locations with the redundant memory elements in the memory repair database. Storing said information includes electrically altering at least one of a plurality of electrical fuses. A redundant memory decoder module receives the information and physically remaps the memory addresses to the redundant memory locations.

摘要翻译： 集成电路（IC）包括存储数据和代码中的至少一个的存储器模块。 存储器修复数据库存储与缺陷存储器地址有关的数据。 存储器控制模块检测存储器模块中的缺陷存储器位置，将冗余存储器元件定位在存储器模块中，并且存储将缺陷存储器位置的存储器地址与冗余存储器元件关联在存储器修复数据库中的信息。 存储所述信息包括电改变多个电保险丝中的至少一个。 冗余存储器解码器模块接收信息并将存储器地址物理地映射到冗余存储器位置。

公开(公告)号：US08462569B1

公开(公告)日：2013-06-11

申请号：US13544482

申请日：2012-07-09

申请人： Albert Wu ,  Sehat Sutardja

发明人： Albert Wu ,  Sehat Sutardja

IPC分类号： G11C7/00

CPC分类号： G06F11/0793 ,  G06F11/073 ,  G11C29/789

摘要： Systems and methods for operating an integrated circuit. The method includes: storing data in one or more of a plurality of locations in a memory module, wherein each location in the memory module has a corresponding memory address; storing a memory address of each location in the memory module detected to be defective in a memory repair module; detecting one or more locations in the memory module that are defective, locating one or more redundant memory elements in the memory module, and storing information in the memory repair database, the information associating the memory address of each location in the memory detected to be defective with the redundant memory elements; and physically remapping the memory addresses to a corresponding redundant memory element.

摘要翻译： 用于操作集成电路的系统和方法。 该方法包括：将数据存储在存储器模块中的多个位置中的一个或多个位置，其中存储器模块中的每个位置具有对应的存储器地址; 将检测到的有缺陷的存储器模块中的每个位置的存储器地址存储在存储器修复模块中; 检测所述存储器模块中的一个或多个位置是有缺陷的，将一个或多个冗余存储器元件定位在所述存储器模块中，以及将信息存储在所述存储器修复数据库中，所述信息将检测到的所述存储器中的每个位置的存储器地址与缺陷相关联 与冗余存储元件; 并将存储器地址物理地重映射到相应的冗余存储器元件。

公开(公告)号：US20110175218A1

公开(公告)日：2011-07-21

申请号：US12973249

申请日：2010-12-20

申请人： Shiann-Ming Liou ,  Sehat Sutardja ,  Albert Wu ,  Chuan-Cheng Cheng ,  Chien-Chuan Wei

发明人： Shiann-Ming Liou ,  Sehat Sutardja ,  Albert Wu ,  Chuan-Cheng Cheng ,  Chien-Chuan Wei

IPC分类号： H01L23/34 ,  H01L21/60

CPC分类号： H01L23/42 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/60 ,  H01L24/11 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12035 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Embodiments of the present disclosure provide a method that includes providing a semiconductor substrate comprising a semiconductor material, forming a dielectric layer on the semiconductor substrate, forming an interconnect layer on the dielectric layer, attaching a semiconductor die to the semiconductor substrate, and electrically coupling an active side of the semiconductor die to the interconnect layer, the interconnect layer to route electrical signals of the semiconductor die. Other embodiments may be described and/or claimed.

摘要翻译： 本公开的实施例提供了一种方法，其包括提供包括半导体材料的半导体衬底，在半导体衬底上形成电介质层，在电介质层上形成互连层，将半导体管芯附着到半导体衬底上， 半导体管芯的有源侧到互连层，互连层以引导半导体管芯的电信号。 可以描述和/或要求保护其他实施例。

公开(公告)号：US07359261B1

公开(公告)日：2008-04-15

申请号：US11349460

申请日：2006-02-07

申请人： Albert Wu ,  Sehat Sutardja

发明人： Albert Wu ,  Sehat Sutardja

IPC分类号： G11C7/00

CPC分类号： G06F11/0793 ,  G06F11/073 ,  G11C29/789

摘要： An IC includes a memory module that stores at least one of data and code. A memory repair database stores data relating to defective memory addresses. A memory control module communicates with the memory module and the memory repair database, detects defective memory locations in the memory module, locates redundant memory elements in the memory module, stores information that associates memory addresses of the defective memory locations with the redundant memory elements in the memory repair database, and outputs the information. The memory control module includes a plurality of electrical fuses. Storing the information includes electrically altering at least one of the plurality of electrical fuses. A redundant memory decoder module receives the information and physically remaps the memory addresses to the redundant memory locations.

摘要翻译： IC包括存储数据和代码中的至少一个的存储器模块。 存储器修复数据库存储与缺陷存储器地址有关的数据。 存储器控制模块与存储器模块和存储器修复数据库通信，检测存储器模块中的缺陷存储器位置，将冗余存储器元件定位在存储器模块中，存储将缺陷存储器位置的存储器地址与冗余存储器元件相关联的信息 内存修复数据库，并输出信息。 存储器控制模块包括多个电保险丝。 存储信息包括电改变多个电保险丝中的至少一个。 冗余存储器解码器模块接收信息并将存储器地址物理地映射到冗余存储器位置。

公开(公告)号：US07288845B2

公开(公告)日：2007-10-30

申请号：US10434524

申请日：2003-05-08

申请人： Sehat Sutardja ,  Albert Wu ,  Jin-Yuan Lee ,  Mou-Shiung Lin

发明人： Sehat Sutardja ,  Albert Wu ,  Jin-Yuan Lee ,  Mou-Shiung Lin

IPC分类号： H01L23/485

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05187 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/85399 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/04953 ,  H01L2924/00

摘要： A wire connection structure for an integrated circuit (IC) die includes a semiconductor wafer with an active device and/or a passive device. One or more dielectric layers are arranged adjacent to the active and/or passive device. One or more metal interconnect layers are arranged adjacent to the active and/or passive device. A contact pad is arranged in an outermost metal interconnect layer. A passivation layer is arranged over the outermost metal interconnect layer and includes at least one passivation opening that exposes the contact pad. A bond pad is arranged over the passivation layer and the active and/or passive device and is connected to the contact pad through the passivation opening. Formation of the bond pad does not damage the active and/or passive device.

摘要翻译： 用于集成电路（IC）管芯的导线连接结构包括具有有源器件和/或无源器件的半导体晶片。 一个或多个电介质层被布置为与有源和/或无源器件相邻。 一个或多个金属互连层布置成与有源和/或无源器件相邻。 接触垫布置在最外侧金属互连层中。 钝化层布置在最外金属互连层上方，并且包括暴露接触焊盘的至少一个钝化开口。 焊接层布置在钝化层和有源和/或无源器件上方，并通过钝化开口连接到接触焊盘。 接合焊盘的形成不会损坏有源和/或无源器件。