公开(公告)号：WO2015095836A3

公开(公告)日：2015-11-12

申请号：PCT/US2014071741

申请日：2014-12-19

Applicant: UNIV CALIFORNIA

Inventor： COLEMAN TODD PRENTICE ,  KIM YUN SOUNG ,  BAJEMA MICHAEL ,  WEINREB ROBERT N

IPC: B32B37/00 ,  H01L21/67 ,  H01L21/68

CPC classification number: H05K1/118 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/56 ,  H01L23/145 ,  H01L23/5387 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L33/62 ,  H01L2224/24011 ,  H01L2224/2402 ,  H01L2224/24101 ,  H01L2224/24137 ,  H01L2224/25175 ,  H01L2224/82005 ,  H01L2224/82051 ,  H01L2224/82106 ,  H01L2224/82951 ,  H01L2224/97 ,  H01L2933/0066 ,  H05K1/025 ,  H05K1/0393 ,  H05K1/189 ,  H05K3/303 ,  H05K3/4644 ,  H05K3/465 ,  H05K3/4682 ,  H05K2201/0154 ,  H05K2201/0162 ,  H05K2201/0209 ,  H05K2201/026 ,  H05K2201/10037 ,  H05K2201/10106 ,  H05K2201/10121 ,  H05K2201/10151 ,  H05K2201/10166 ,  H05K2201/10174 ,  H05K2201/10522 ,  H05K2203/0173 ,  H05K2203/1316 ,  H05K2203/1469 ,  H05K3/467 ,  H01L2224/82

Abstract: Disclosed are highly scalable fabrication methods for producing electronic circuits, devices, and systems. In one aspect, a fabrication method includes attaching an electronic component at a location on a substrate including a flexible and electrically insulative material; forming a template to encase the electronic component by depositing a material in a phase to conform on the surfaces of the electronic component and the substrate, and causing the material to change to solid form; and producing a circuit or electronic device by forming openings in the substrate to expose conductive portions of the electronic component, creating electrical interconnections coupled to at least some of the conductive portions in a selected arrangement on the substrate, and depositing a layer of an electrically insulative and flexible material over the electrical interconnections on the substrate to form a flexible base of the circuit, in which the produced circuit or electronic device is encased.

Abstract translation: 公开了用于生产电子电路，设备和系统的高度可扩展的制造方法。 一方面，一种制造方法包括将电子部件附着在包括柔性和电绝缘材料的基板上的位置处; 形成模板以通过以相位材料沉积来包裹电子部件以在电子部件和基板的表面上一致，并使材料变为固体形式; 以及通过在所述衬底中形成开口以暴露所述电子部件的导电部分来产生电路或电子器件，从而在所述衬底上以所选择的布置形成耦合到至少一些所述导电部分的电互连，以及沉积电绝缘层 以及在基板上的电互连上的柔性材料，以形成电路的柔性基座，其中所生产的电路或电子设备被封装在其中。

公开(公告)号：WO2014093133A1

公开(公告)日：2014-06-19

申请号：PCT/US2013/073377

申请日：2013-12-05

Applicant: HARRIS CORPORATION

Inventor： ROGERS, John E.

IPC: H01P11/00 ,  H05K1/16 ,  H05K1/02 ,  H05K3/46

CPC classification number: H05K3/467 ,  H01P5/085 ,  H01P11/003 ,  H05K1/0221 ,  H05K1/0239 ,  H05K1/16 ,  H05K7/06 ,  H05K13/0023 ,  H05K2203/061 ,  Y10T29/49155

Abstract: Radio frequency system (250) which includes a first and second sub-assembly (100, 200), each formed of a plurality of layers of conductive material disposed on a substrate (102, 202) and arranged in a stack. The stacked layers form signal processing components (108, 110, 208, 210) and at least one peripheral wall (104, 204) surrounding a walled area (118, 218) of each substrate. The second sub-assembly is positioned on the first sub-assembly with a first walled area of a first substrate aligned with a second walled area of a second substrate.

Abstract translation: 射频系统（250），其包括第一和第二子组件（100,200），每个子组件由多个导电材料层形成，所述多个导电材料层设置在衬底（102,202）上并布置成堆叠。 堆叠的层形成信号处理部件（108,110,208,210）以及围绕每个基板的壁部区域（118,218）的至少一个外围壁（104,204）。 第二子组件定位在第一子组件上，第一衬底具有与第二衬底的第二壁区域对准的第一壁区域。

公开(公告)号：WO2013125558A1

公开(公告)日：2013-08-29

申请号：PCT/JP2013/054120

申请日：2013-02-20

Applicant: 京セラ株式会社

Inventor： 長澤　忠 ,  林　桂

IPC: H05K3/46

CPC classification number: H05K1/036 ,  H05K3/3436 ,  H05K3/4602 ,  H05K3/4661 ,  H05K3/467 ,  H05K3/4673 ,  H05K2201/0175 ,  H05K2201/0195 ,  H05K2201/0209 ,  H05K2201/0269 ,  H05K2201/068

Abstract: 　本発明の一実施形態における配線基板（３）は、無機絶縁層（１１Ａ）と、無機絶縁層（１１Ａ）の一主面に形成された第１樹脂層（１２Ａ）と、無機絶縁層（１１Ａ）の他主面に形成された第２樹脂層（１３Ａ）と、第２樹脂層（１３Ａ）の無機絶縁層（１１Ａ）と反対側の一主面に部分的に形成された導電層（８）とを有する。無機絶縁層（１１Ａ）は、互いに一部で接続した複数の第１無機絶縁粒子（１４）を含むとともに、複数の第１無機絶縁粒子（１４）に囲まれた間隙（Ｇ）が形成されている。第１樹脂層（１２Ａ）の一部および第２樹脂層（１３Ａ）の一部は、間隙（Ｇ）に入り込んでいる。

Abstract translation: 本发明一实施例的布线板（3）具有：无机绝缘层（11A）; 形成在无机绝缘层（11A）的一个主表面上的第一树脂层（12A）; 形成在无机绝缘层（11A）的另一个主表面上的第二树脂层（13A）; 以及形成在所述第二树脂层（13A）的一个主表面的一部分上的导电层（8），所述一个主表面位于所述无机绝缘层（11A）的背面。 无机绝缘层（11A）包括在每个颗粒的一部分彼此连接的多个第一无机绝缘颗粒（14），并且无机绝缘层在其中形成间隙（G），所述间隙为 被第一无机绝缘粒子（14）包围。 第一树脂层（12A）的一部分和第二树脂层（13A）的一部分延伸到间隙（G）中。

公开(公告)号：WO2009056235A2

公开(公告)日：2009-05-07

申请号：PCT/EP2008/008778

申请日：2008-10-16

Applicant: INTERPANE ENTWICKLUNGS- UND BERATUNGSGESELLSCHAFT MBH & CO. KG ,  GFE FREMAT GMBH ,  BEREK, Harry ,  PAUL, Alexander ,  SCHMIDT, Steffen ,  HERLITZE, Lothar ,  WEIS, Hansjörg ,  HÄUSER, Karl

Inventor： BEREK, Harry ,  PAUL, Alexander ,  SCHMIDT, Steffen ,  HERLITZE, Lothar ,  WEIS, Hansjörg ,  HÄUSER, Karl

IPC: H01C1/14 ,  H01G4/228 ,  H01G9/20 ,  C23C24/04 ,  H05K3/14 ,  H01L21/768

CPC classification number: H01C1/14 ,  C23C24/04 ,  C23C28/321 ,  C23C28/322 ,  C23C28/3225 ,  C23C28/34 ,  C23C28/345 ,  C23C28/3455 ,  H01G4/228 ,  H01L31/022425 ,  H01L31/0296 ,  H01L31/0322 ,  H01L31/03685 ,  H01L31/03762 ,  H01L31/0392 ,  H01L31/03923 ,  H01L31/03925 ,  H05K1/0306 ,  H05K3/4007 ,  H05K3/467 ,  H05K2201/0367 ,  H05K2203/1344 ,  Y02E10/541 ,  Y02E10/545 ,  Y02E10/548 ,  Y02P70/521

Abstract: Die vorliegende Erfindung betrifft ein Schichtsystem mit einem Kontaktelement (5) umfassend ein Substrat (1). Ein auf dem Substrat (1) angeordnetes Mehrschichtsystem (14) weist zumindest eine obere (3; 4) und eine untere (2; 3) Schicht und ein Kontaktelement (5) auf, welches die zumindest eine obere Schicht (3; 4) durchdringt und die untere Schicht (2; 3) kontaktiert. Die vorliegende Erfindung betrifft des Weiteren ein Verfahren zum Erstellen eines Kontaktelements (5) für ein Mehrschichtsystem (14).

Abstract translation: 本发明涉及一种具有接触元件（5）的多层系统，其包括衬底（1）。 A中的基板（1）上设置的多层系统（14）具有至少一个上（3; 4）;在层和接触元件（5），其包括至少一个上部层（3; 4）和底部（3 2）渗透 和下层（2; 3）接触。 本发明还涉及一种制造接触元件（5），用于多层系统（14）的方法。

公开(公告)号：WO2006101862A1

公开(公告)日：2006-09-28

申请号：PCT/US2006/009203

申请日：2006-03-14

Applicant: MEDTRONIC MINIMED, INC. ,  SHAH, Rajiv ,  PENDO, Shaun

Inventor： SHAH, Rajiv ,  PENDO, Shaun

IPC: H01L21/288 ,  H01L21/48

CPC classification number: H05K1/162 ,  H01L21/4857 ,  H01L21/4867 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2924/19105 ,  H05K3/048 ,  H05K3/06 ,  H05K3/4053 ,  H05K3/4061 ,  H05K3/4664 ,  H05K3/467 ,  H05K2201/0179 ,  H05K2203/0278 ,  H05K2203/085 ,  H05K2203/1476 ,  H05K2203/308 ,  H01L2924/00

Abstract: A multilayer circuit includes a dielectric base substrate, conductors formed on the base substrate and a vacuum deposited dielectric thin film formed over the conductors and the base substrate. The vacuum deposited dielectric thin film is patterned using sacrificial structures formed by electroplating techniques. Substrates formed in this manner enable significant increases in circuit pattern miniaturization, circuit pattern reliability, interconnect density and significant reduction of over-all substrate thickness.

Abstract translation: 多层电路包括介电基底基板，形成在基底基板上的导体和形成在导体和基底基板上的真空沉积的电介质薄膜。 使用通过电镀技术形成的牺牲结构对真空沉积的电介质薄膜进行图案化。 以这种方式形成的衬底使得电路图案的小型化，电路图案可靠性，互连密度显着增加，并且显着降低了全部衬底厚度。

公开(公告)号：WO2003100846A2

公开(公告)日：2003-12-04

申请号：PCT/EP2003/005414

申请日：2003-05-23

Applicant: SCHOTT GLAS ,  CARL-ZEISS-STIFTUNG trading as SCHOTT GLAS ,  CARL-ZEISS-STIFTUNG ,  LEIB, Jürgen ,  MUND, Dietrich

Inventor： LEIB, Jürgen ,  MUND, Dietrich

IPC: H01L21/50

CPC classification number: H01L21/02263 ,  C03B19/00 ,  C03C3/083 ,  C03C3/089 ,  C03C4/12 ,  C03C14/006 ,  C03C15/00 ,  C03C17/02 ,  C03C17/34 ,  C03C2214/16 ,  C03C2217/21 ,  C03C2218/15 ,  C03C2218/32 ,  C03C2218/328 ,  C03C2218/33 ,  C03C2218/355 ,  C23C14/10 ,  H01L21/02129 ,  H01L21/02161 ,  H01L21/31616 ,  H01L21/31625 ,  H01L21/50 ,  H01L21/56 ,  H01L23/10 ,  H01L23/291 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49894 ,  H01L23/66 ,  H01L24/97 ,  H01L51/5203 ,  H01L51/5246 ,  H01L51/5253 ,  H01L51/5259 ,  H01L51/5262 ,  H01L2223/6627 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/0106 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04953 ,  H01L2924/09701 ,  H01L2924/12041 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/1903 ,  H01L2924/19033 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/351 ,  H01P3/003 ,  H01P11/003 ,  H05K3/28 ,  H05K3/467 ,  H05K2201/0179 ,  Y02P40/57 ,  Y10T428/24917 ,  H01L2924/00

Abstract: Zur Verbesserung der Hochfrequenzeigenschaften von Hochfrequenz-Substraten oder Hochfrequenz­Leiteranordnungen wird ein Glasmaterial zur Herstellung von Isolationsschichten für Hochfrequenz-Substrate oder Hochfrequenz Leiteranordnungen vorgeschlagen, welches als aufgebrachte Schicht insbesondere mit einer Schichtdicke im Bereich zwischen 0,05 um bis 5 mm in zumindest einem Frequenzbereich to oberhalb von 1 GHz einen Verlustfaktor tan8 kleiner oder gleich 70*10- 4 aufweist.

Abstract translation: 为了改善高频衬底或高频电路的安排，为生产用于高频基板或射频导体安排绝缘层的玻璃材料的高频特性，提出了在特定的涂布层与0.05之间的范围内的层厚度为5mm以上的至少一个频率范围 的具有1GHz的耗散因子小于或等于70 tan8 * 10 <4>。

公开(公告)号：WO0225709A3

公开(公告)日：2003-01-09

申请号：PCT/US0129575

申请日：2001-09-21

Applicant: CASPER MICHAEL D ,  MRAZ WILLIAM B

Inventor： CASPER MICHAEL D ,  MRAZ WILLIAM B

IPC: H01L21/02 ,  H01L23/522 ,  H01L27/06 ,  H05K1/16 ,  H05K3/46 ,  H01L27/01

CPC classification number: H01L28/55 ,  H01L23/5223 ,  H01L23/5227 ,  H01L27/0688 ,  H01L28/10 ,  H01L28/40 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/16 ,  H05K3/467 ,  Y10T428/24917 ,  Y10T428/24926 ,  Y10T428/28 ,  Y10T428/2804 ,  H01L2924/00

Abstract: A system and method for the fabrication of high reliability capacitors (1011), inductors (1012), and multi-layer interconnects (1013) (including resistors (1014)) on various thin film hybrid substrate surfaces (0501) is disclosed. The disclosed method first employs a thin metal layer (0502) deposited and patterned on the substrate (0501). This thin patterned layer (0502) is used to provide both lower electrodes for capacitor structures (0603) and interconnects (0604) between upper electrode components. Next, a dielectric layer (0705) is deposited over the thin patterned layer (0502) and the dielectric layer (0705) is patterned to open contact holes (0806) to the thin patterned layer. The upper electrode layers (0907, 0908, 1009, 1010) are then deposited and patterned on top of the dielectric (0705).

Abstract translation: 公开了用于在各种薄膜混合基板表面（0501）上制造高可靠性电容器（1011），电感器（1012）和多层互连（1013）（包括电阻器（1014））的系统和方法。 所公开的方法首先采用在衬底（0501）上沉积和图案化的薄金属层（0502）。 该薄图案层（0502）用于为上电极组件之间的电容器结构（0603）和互连（0604）提供两个下电极。 接下来，在薄的图案化层（0502）上沉积电介质层（0705），并且对电介质层（0705）进行图案化以将薄的图案化层的接触孔（0806）打开。 然后将上电极层（0907,0908,1009,1010）沉积并图案化在电介质（0705）的顶部。

公开(公告)号：WO01076332A1

公开(公告)日：2001-10-11

申请号：PCT/JP2000/002100

申请日：2000-03-31

IPC: H01L21/60 ,  H01L23/538 ,  H05K3/46 ,  H05K1/11 ,  H01L23/12 ,  H05K1/14 ,  H05K1/18 ,  H05K3/36 ,  H05K3/40 ,  H05K3/42

CPC classification number: H05K3/462 ,  H01L23/5385 ,  H01L24/81 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/16237 ,  H01L2224/81801 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H05K3/467 ,  H05K2201/09536 ,  H05K2201/09572 ,  H05K2201/096

Abstract: An integrated circuit comprises a substrate (10) consisting of a material having substantially the same thermal-expansion coefficient as that of silicon, metal film (36) formed in a through hole (32) in the substrate (10) and projecting beyond the surface of the substrate, and a feedthrough electrode (38) of solder formed in the through hole (32) with the metal film (36) deposited. A number of such substrates can be laminated to provide a highly integrated reliable circuit board and integrated circuit with such a circuit board.

Abstract translation: 一种集成电路包括由与基底相同的热膨胀系数的材料构成的衬底（10），金属膜（36）形成在衬底（10）中的通孔（32）中并突出超过表面 以及沉积有金属膜（36）的通孔（32）中形成的焊料的穿通电极（38）。 可以层叠多个这样的基板，以提供具有这种电路板的高度集成的可靠的电路板和集成电路。

公开(公告)号：WO2017196537A1

公开(公告)日：2017-11-16

申请号：PCT/US2017/029576

申请日：2017-04-26

Applicant: NORTHROP GRUMMAN SYSTEMS CORPORATION

Inventor： JACKSON, Charles, M. ,  KUNKEE, Elizabeth, T.

IPC: H05K1/14 ,  H05K3/40 ,  H01R12/71 ,  H01R13/24 ,  H01R12/50 ,  H05K1/02 ,  H05K3/18 ,  H05K3/32 ,  H05K3/36 ,  H05K3/46

CPC classification number: H05K1/025 ,  H01R12/523 ,  H01R12/714 ,  H01R13/2407 ,  H05K1/0222 ,  H05K1/0242 ,  H05K1/144 ,  H05K3/184 ,  H05K3/326 ,  H05K3/365 ,  H05K3/4015 ,  H05K3/4092 ,  H05K3/467 ,  H05K3/4679 ,  H05K2201/0311 ,  H05K2201/0397 ,  H05K2201/042 ,  H05K2201/09663 ,  H05K2201/09672 ,  H05K2201/0979 ,  H05K2201/09809 ,  H05K2201/10257 ,  H05K2201/10378

Abstract: A resilient electrical connector assembly (100) includes a base PCB and stacked layers of interconnected resilient conductive structures where each structure has at least two resilient conductive strips (115, 130, 145) and at least two conductive contacts (105, 110, 135, 140, 150, 155, 160, 165). One contact is integrated with a conductive path on the base PCB (105, 110) and another contact pad (160, 165) is positioned to establish a conductive path with a target PCB when the latter is mounted parallel to the base PCB. The resilient conductive strips flex due to a compressive force exerted between the base PCB and target PCB on the stacked layers. The resilient conductive structures are formed by depositing metal to sequentially form each of the stacked layers with one contact being initially formed in engagement with the conductive path on the base PCB.

Abstract translation: 弹性电连接器组件（100）包括基底PCB和堆叠的互连弹性导电结构层，其中每个结构具有至少两个弹性导电条（115,130,145）和至少两个导电 触点（105,110,135,140,​​150,155,160,165）。 一个触点与基底PCB（105,110）上的导电路径集成，并且另一个触点焊盘（160,165）被定位成当目标PCB平行于基底PCB安装时与目标PCB建立导电路径。 弹性导电条由于在基础PCB和目标PCB之间施加在叠置层上的压缩力而弯曲。 弹性导电结构通过沉积金属来顺序地形成每个堆叠层而形成，其中一个触点最初形成为与基底PCB上的导电路径接合。

公开(公告)号：WO2016067943A1

公开(公告)日：2016-05-06

申请号：PCT/JP2015/079407

申请日：2015-10-19

Applicant: 住友金属鉱山株式会社

Inventor： 大上　秀晴

IPC: C23C14/06 ,  B32B15/08 ,  C23C14/34 ,  G06F3/041 ,  H05K1/09

CPC classification number: C23C14/0089 ,  B32B15/08 ,  C23C14/0015 ,  C23C14/0057 ,  C23C14/06 ,  C23C14/085 ,  C23C14/205 ,  C23C14/548 ,  C23C14/562 ,  C23C14/5873 ,  G06F3/044 ,  G06F2203/04103 ,  G06F2203/04112 ,  H05K1/0274 ,  H05K1/09 ,  H05K3/06 ,  H05K3/064 ,  H05K3/467 ,  H05K2201/0108 ,  H05K2201/0338 ,  H05K2201/0373 ,  H05K2201/09681 ,  H05K2201/10128 ,  H05K2203/087

Abstract: 【課題】エッチング性に優れ、エッチング加工された回路パターンが高輝度照明下で視認され難い積層体フィルムと電極基板フィルムを提供しこれ等の製造方法を提供する。 【解決手段】樹脂フィルムから成る透明基板60と透明基板の少なくとも一方の面に設けられた積層膜とで構成される積層体フィルムであって、上記積層膜が、透明基板側から数えて第１層目の金属吸収層61,63と第２層目の金属層(62,65),(64,66)を有すると共に、金属吸収層が、Ｎｉ単体またはＮｉ、Ｔｉ、Ａｌ、Ｖ、Ｗ、Ｔａ、Ｓｉ、Ｃｒ、Ａｇ、Ｍｏ、Ｃｕより選ばれた２種以上の元素を含む合金から成る金属ターゲットと酸素を含む反応性ガスを用いた反応スパッタリング法により形成されかつ反応性ガスに水素が含まれていることを特徴とする。

Abstract translation: [问题]提供一种具有优异的蚀刻性能并且在高强度照明下难以看到已进行了蚀刻处理的电路图案的层压膜和电极基底膜，并提供其制造方法。 [解决方案]提供一种由树脂膜制成的透明基板60和设置在透明基板的至少一个表面上的层叠层构成的层叠膜，其特征在于：层叠层包括金属吸收层61， 63是从透明基板计数时的第一层以及当从透明基板计数时是第二层的金属层（62,65），（64,66）; 金属吸收层通过使用含氧反应性气体的反应溅射法和由元素Ni构成的金属靶或含有选自Ni，Ti，Al，V，W，Ta，Si中的两种以上的元素的合金形成， Cr，Ag，Mo和Cu; 反应气体含有氢。