公开(公告)号：WO2014065080A1

公开(公告)日：2014-05-01

申请号：PCT/JP2013/076434

申请日：2013-09-27

Applicant: 富士電機株式会社

Inventor： 小野澤　勇一

IPC: H01L29/861 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L21/02351 ,  H01L21/02304 ,  H01L21/263 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/32 ,  H01L29/36 ,  H01L29/365 ,  H01L29/402 ,  H01L29/404 ,  H01L29/66136 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/8611 ,  H01L29/868

Abstract: 　複数回のプロトン注入により、ｎ型ドリフト層（２）の内部に、基板裏面からの深さが異なる複数のｎ型バッファ層（５，６，７）を形成する。基板裏面から最も深いｎ型バッファ層（５）の基板裏面からの深さを１５μｍよりも深くする。プロトン注入後に行うドナー化および結晶欠陥回復のための熱処理の温度を４００℃以上とする。ｎ型バッファ層（５）のキャリア濃度分布において、キャリア濃度のピーク位置（５ａ）からアノード側への幅はカソード側への幅より広い。ｎ型バッファ層（５，６，７）間に挟まれた領域（１５，１６）のキャリア濃度は、平坦であり、ｎ型シリコン基板（１）のキャリア濃度の１倍以上５倍以下である。これにより、耐圧確保と発生損失の低下とを図り、スイッチング動作時の電圧・電流の振動を抑制することができる。また、結晶欠陥を回復させて漏れ電流を小さくすることができ、熱暴走のリスクを低下させることができる。

Abstract translation: 通过多次进行质子注入，在n型漂移层（2）中形成分别具有与衬底背面不同深度的多个n型缓冲层（5,6,7）。 从衬底背面的n型缓冲层（5）的深度设定为大于15μm，所述n型缓冲层是最深的缓冲层。 将质子注入后的供体热处理和晶体缺陷恢复的温度设定为400℃以上。 在n型缓冲层（5）的载流子浓度分布中，从载流子浓度峰值位置（5a）到阳极侧的范围大于阴极侧的范围。 n型缓冲层（5,6,7）中的区域（15,16）的载流子浓度平坦，为n型硅基板（1）的载流子浓度的1-5倍。 因此，能够确保耐电压，降低发电损失，抑制开关动作时的电压/电流波动。 此外，通过回收晶体缺陷可以减少泄漏电流，并且可以降低热失控的风险。

公开(公告)号：WO2014048226A1

公开(公告)日：2014-04-03

申请号：PCT/CN2013/082822

申请日：2013-09-02

Applicant: 无锡华润上华半导体有限公司

Inventor： 黄璇 ,  王根毅 ,  邓小社

IPC: H01L21/331 ,  H01L21/336

CPC classification number: H01L29/66333 ,  H01L29/7395

Abstract: 提供一种FS型绝缘栅双极晶体管（IGBT）的制造方法，该方法依次具备下述步骤：形成第一衬底（100）的第一衬底形成步骤；在所述第一衬底（100）的背面形成终止层（200）的终止层形成步骤；将所述第一衬底（100）通过所述终止层（200）与规定厚度的第二衬底（300）利用直接键合方式键合在一起的键合步骤；将所述第一衬底（100）的厚度减薄的减薄步骤；以及在所属第一衬底（100）形成IGBT的正面结构的正面结构形成步骤；以所述终止层（200）为终点去除所述第二衬底（300）的第二衬底去除步骤；去除所述终止层（200）的终止层去除步骤。根据上述方法，能与现有的常规工艺兼容，工艺简单，效率高，无需专用的设备，能够重复降低工艺成本。

公开(公告)号：WO2014015821A1

公开(公告)日：2014-01-30

申请号：PCT/CN2013/080150

申请日：2013-07-25

Applicant: 无锡华润上华半导体有限公司

Inventor： 芮强 ,  张硕 ,  王根毅 ,  邓小社

IPC: H01L21/331 ,  H01L21/3105 ,  H01L21/04

CPC classification number: H01L21/31116 ,  H01L21/32105 ,  H01L21/32137 ,  H01L29/66325 ,  H01L29/66333

Abstract: 一种具有场终止结构（10）的IGBT背面多晶硅保护层（12）的去除方法。该方法包括热氧化在该IGBT背面的多晶硅保护层（12）直到氧化终止于位于该多晶硅保护层（12）之上的栅氧层（11）以形成二氧化硅层（13），以及利用干法刻蚀去除所形成的二氧化硅层（13）以及栅氧层（11）。该保护层去除方法更易于控制。

公开(公告)号：WO2013147276A1

公开(公告)日：2013-10-03

申请号：PCT/JP2013/059777

申请日：2013-03-29

Applicant: 富士電機株式会社 ,  独立行政法人産業技術総合研究所

Inventor： 岩室　憲幸 ,  原田　信介 ,  星　保幸 ,  原田　祐一

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/0634 ,  H01L21/046 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7802

Abstract: 　炭化珪素縦型ＭＯＳＦＥＴは、基板の表面に形成された低濃度の層に選択的に形成された第２の半導体層ベース層以外の表面層に形成された第１導電型のＮ打ち返し層（６）と、第１導電型のソース領域と第１導電型のＮ打ち返し層（６）とに挟まれた、第２導電型の第３の半導体層の表面露出部上の少なくとも一部に、ゲート絶縁膜を介して形成されたゲート電極層と、ソース領域と第３の半導体層との表面に共通に接触するソース電極を有しており、第２導電型半導体層の一部をＮ打ち返し層（６）の下の領域で結合する。これによって、ＳｉＣ等を半導体材料とした縦型ＳｉＣ－ＭＯＳＦＥＴの低オン抵抗を利用しつつ、高電圧印加時においても、ゲート電極を形成する酸化膜の破壊を防止して信頼性を向上させることができる。

Abstract translation: 碳化硅垂直MOSFET具有：形成在除了形成在表面上的低浓度层上的第二半导体层基底层以外的表面层上的第一导电型N型反型层（6） 的基材; 在第二导电型第三半导体层的暴露表面部分的至少一部分和第一导电型源极区域与第一导电型源极区域之间形成有栅极绝缘膜的栅电极层， 导电型，N型反型层（6）; 以及位于源极区域和第三半导体层的表面上的共同接触的源电极。 其中，第二导电型半导体层的一部分接合在N型反型层（6）下方的区域中。 结果，即使在施加高电压时，为了防止对用于形成栅电极的氧化膜的损坏和提高可靠性也是可能的，在使用SiC等的垂直SiC-MOSFET的耐低温性的同时， 作为半导体材料。

公开(公告)号：WO2013018760A1

公开(公告)日：2013-02-07

申请号：PCT/JP2012/069336

申请日：2012-07-30

Applicant: ローム株式会社 ,  明田 正俊 ,  中野 佑紀

Inventor： 明田　正俊 ,  中野　佑紀

IPC: H01L29/739 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L27/0716 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/8213 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/49844 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/072 ,  H01L25/18 ,  H01L25/50 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0865 ,  H01L29/1004 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/66666 ,  H01L29/66712 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7805 ,  H01L29/7827 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05018 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/06181 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H02P27/06 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　本発明の半導体装置は、ＳｉＣ半導体層と、前記ＳｉＣ半導体層の裏面側に露出するように形成された第１導電型のコレクタ領域と、前記コレクタ領域に接するように形成された第２導電型のベース領域と、前記ベース領域に接するように形成された第１導電型のチャネル領域と、前記チャネル領域に接するように形成され、前記ＳｉＣ半導体層の前記表面の一部を形成する第２導電型のエミッタ領域と、前記コレクタ領域に接続されたコレクタ電極と、前記エミッタ領域に接続されたエミッタ電極とを含むＳｉＣ－ＩＧＢＴが形成された半導体チップと、前記エミッタ電極に電気的に接続された第２導電型のソース領域と、前記コレクタ電極に電気的に接続された第２導電型のドレイン領域とを含み、前記ＳｉＣ－ＩＧＢＴに対して並列に接続されたＭＯＳＦＥＴとを含む。

Abstract translation: 该半导体器件包括其上形成有SiC-IGBT的半导体芯片，所述SiC-IGBT具有：SiC半导体层; 形成为从SiC半导体层的背面侧露出的第一导电类型的集电极区域; 形成为与集电区域接触的第二导电类型的基极区域; 所述第一导电类型的沟道区域形成为与所述基极区域接触; 所述第二导电类型的发射极区域形成为与所述沟道区域接触并且形成所述SiC半导体层的表面的一部分; 与集电极区域连接的集电极; 以及连接到发射极区域的发射极。 半导体器件还包括与SiC-IGBT并联连接的MOSFET，其具有：与发射电极电连接的第二导电类型的源极区域; 以及与集电极电连接的第二导电类型的漏极区域。

公开(公告)号：WO2012083590A1

公开(公告)日：2012-06-28

申请号：PCT/CN2011/002140

申请日：2011-12-20

Applicant: THE HONG KONG UNIVERSITY OF SCIENCE AND TECHNOLOGY ,  SIN, Johnny Kin On ,  ZHOU, Xianda

Inventor： SIN, Johnny Kin On ,  ZHOU, Xianda

IPC: H01L29/78 ,  H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7926 ,  H01L29/408 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/66833 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/792

Abstract: The subject disclosure presents power semiconductor devices, and methods for manufacture thereof, with improved ruggedness. In an aspect, the power semiconductor devices are power field effect transistors (FETs) having enhanced suppression of the activation of the parasitic bipolar junction transistor (BJT) and a normal threshold value. The devices comprise a doped source (14) of a first conductivity type, a doped body (15) of a second conductivity type, a source electrode (20) short-connecting the doped body (15) and the doped source (14), a doped drift region (10) of the first conductivity type, a first layer (30) of a gate dielectric region (36) covering the surface of the doped drift region (10), and forming channel from the doped source (14) to the doped drift region (10), a second layer (31) of the gate dielectric region (36) over the first layer (30), a third layer (32) of the gate dielectric region (36) over the second layer (31), and a gate electrode (21) over the third layer (32).

Abstract translation: 本发明公开了功率半导体器件及其制造方法，具有改善的耐用性。 一方面，功率半导体器件是具有增强的对寄生双极结型晶体管（BJT）的激活抑制和正常阈值的功率场效应晶体管（FET）。 这些器件包括第一导电类型的掺杂源极（14），第二导电类型的掺杂体（15），短路连接掺杂体（15）和掺杂源极（14）的源电极（20） 第一导电类型的掺杂漂移区（10），覆盖掺杂漂移区（10）的表面的栅介质区（36）的第一层（30），以及从掺杂源（14）到 所述掺杂漂移区域（10），所述第一层（30）上的所述栅极电介质区域（36）的第二层（31），所述第二层（31）上的所述栅极介电区域（36）的第三层（32） ）和在第三层（32）上方的栅电极（21）。

公开(公告)号：WO2011065094A1

公开(公告)日：2011-06-03

申请号：PCT/JP2010/065498

申请日：2010-09-09

Applicant: 株式会社日本製鋼所 ,  工藤 利雄 ,  小林 直之 ,  佐野 一也 ,  清野 俊明 ,  豊田 充啓

Inventor： 工藤　利雄 ,  小林　直之 ,  佐野　一也 ,  清野　俊明 ,  豊田　充啓

IPC: H01L21/268 ,  H01L21/265

CPC classification number: H01L21/268 ,  B23K26/0066 ,  H01L21/2636 ,  H01L21/324 ,  H01L29/0834 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/7395

Abstract: 　熱容量の大きな厚いシリコンウエハなどの基板において不純物の活性化処理などの熱処理をレーザアニールにより効果的に行うことを可能にする。　基板３０表面を熱処理するレーザアニール装置１であって、立ち上がり時間が緩やかでパルス幅の長いパルスレーザを発生するパルス発振レーザ光源１０と、アニールをアシストする近赤外レーザを発生する連続発振レーザ光源２０と、前記２種類のレーザのビーム１５、２５をそれぞれ整形して前記基板３０表面に照射するべく導く光学系１２、２２と、前記基板３０と前記レーザビーム１５、２５を相対的に移動させて前記２種類のレーザビームの複合照射の走査を可能にする移動装置３を備え、光侵入長と熱拡散長を十分に確保して熱容量の大きな厚い半導体基板における不純物を深くまで活性化できる。

Abstract translation: 所公开的激光退火装置和激光退火方法使得可以通过在具有大的热容的厚硅片的基板中通过激光退火有效地进行诸如活化处理的杂质的热处理。 一种用于对衬底（30）的表面进行热处理的激光退火装置（1）设置有：脉冲振荡激光源（10），其产生具有长脉冲宽度和缓慢上升时间的脉冲激光; 产生近红外激光以辅助退火的连续振荡激光源（20）; 光学系统（12,22），其形成上述两种激光束（15,25），并引导所述光束以照射前述基板（30）的表面; 以及相对于彼此移动上述基板（30）和上述激光束（15,25）的移动装置（3），以允许通过上述两种激光束的复合照射进行扫描。 激光退火装置（1）确保足够的光穿透深度和热扩散深度，并能够以大的热容量深入地激活厚半导体衬底中的杂质。

公开(公告)号：WO2011007483A1

公开(公告)日：2011-01-20

申请号：PCT/JP2010/002777

申请日：2010-04-16

Applicant: 日本電気株式会社 ,  大田一樹 ,  安藤裕二 ,  井上隆 ,  岡本康宏 ,  中山達峰 ,  遠藤一臣 ,  宮本広信

Inventor： 大田一樹 ,  安藤裕二 ,  井上隆 ,  岡本康宏 ,  中山達峰 ,  遠藤一臣 ,  宮本広信

IPC: H01L29/12 ,  H01L21/02 ,  H01L21/336 ,  H01L21/338 ,  H01L29/739 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812

CPC classification number: H01L29/7802 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/452 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7787 ,  H01L29/7788 ,  H01L29/7813

Abstract: 　オン抵抗を効果的に低減可能な縦型トランジスタ及びその製造方法を提供する。本発明に係る縦型トランジスタは、導電性半導体基板(５０)表面に形成され、比抵抗が３×１０ -４ Ωｃｍ以下の導電性酸化膜(１１)と、これに貼り合せてなる、不純物濃度が５×１０ １７ ｃｍ -３ 以上のｎ + 型、又はｐ + 型の窒化物系半導体薄膜(１２)とを備える。また、窒化物系半導体薄膜(１２)上にエピタキシャル成長された、窒化物系半導体からなる積層体(２０)と、積層体(２０)表面に形成されたソース電極(５２)、又はエミッタ電極(５５)と、導電性半導体基板(５０)裏面に形成されたドレイン電極(５３)、又はコレクタ電極(５６)と、ソース電極(５２)とドレイン電極(５３)との間、若しくはエミッタ電極(５５)とコレクタ電極(５６)との間を流れる電流の大きさを制御する機能を有するゲート電極(５１)とを備える。

Abstract translation: 公开了一种可以有效降低导通电阻的垂直晶体管及其制造方法。 所述垂直晶体管形成在导电半导体衬底（50）的表面上并且包括电阻率不大于3×10-4Ocm的导电氧化膜（11）和n +或p +氮化物半导体薄膜（12），其中 与导电氧化物膜结合，杂质浓度为5×1017cm-3以上。 垂直晶体管还设置有：包含氮化物半导体并在氮化物半导体薄膜（12）上外延形成的层叠体（20）。 形成在所述层叠体（20）的表面上的源极（52）或发射极（55）。 形成在导电性半导体基板（50）的背面的漏极（53）或集电极（56）。 以及控制在源电极（52）和漏电极（53）之间或发射电极（55）和集电极（56）之间流动的电流的大小的栅电极（51）。

公开(公告)号：WO2009104068A1

公开(公告)日：2009-08-27

申请号：PCT/IB2009/000278

申请日：2009-02-17

Applicant: TOYOTA JIDOSHA KABUSHIKI KAISHA ,  SENOO, Masaru

Inventor： SENOO, Masaru

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7395 ,  H01L21/6836 ,  H01L23/585 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/66333 ,  H01L2221/6834 ,  H01L2924/0002 ,  H01L2924/13055 ,  H01L2924/00

Abstract: A collector region 44 is not formed in at least a portion of an ineffective region 32 where an insulating film 64 is formed on a front face of an IGBT 2. In this portion in which the collector region 44 is not formed, a collector electrode 42 and a buffer layer 45 contact each other. Since the buffer layer 45 and the collector region 44 differ from each other in conductivity type, no electric charge is introduced from the collector electrode 42 into the buffer layer 45. Thus, introduction of electric charges into a drift region 46 at a portion in the ineffective region 32 is suppressed, which alleviates electric field concentration in a semiconductor substrate 4. Further, in the IGBT 2, the semiconductor substrate 4 and the collector electrode 42 contact each other and heat transfer to the collector electrode 42 is not hindered even in the range where the collector region 44 is not formed. Thus, concentration of heat generation in the semiconductor substrate 4 is alleviated.

Abstract translation: 在IGBT2的正面上形成有绝缘膜64的无效区域32的至少一部分中不形成集电极区域44.在不形成集电极区域44的部分中，集电极42 并且缓冲层45彼此接触。 由于缓冲层45和集电极区域44的导电类型彼此不同，所以不会从集电极42向缓冲层45引入电荷。因此，电荷进入到漂移区域46中的部分 无效区域32被抑制，这减轻了半导体衬底4中的电场集中。此外，在IGBT2中，半导体衬底4和集电极42彼此接触，并且即使在 不形成集电极区域44的范围。 因此，减轻了半导体衬底4中的发热浓度。

公开(公告)号：WO2009077588A1

公开(公告)日：2009-06-25

申请号：PCT/EP2008/067873

申请日：2008-12-18

Applicant: ABB Technology ,  RAHIMO, Munaf ,  H-ALIKHANI, Babak

Inventor： RAHIMO, Munaf ,  H-ALIKHANI, Babak

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/08

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/41708 ,  H01L29/66333

Abstract: For a method for manufacturing a reverse-conducting semiconductor device (RC- IGBT) (10) with a seventh layer (7, 7') formed as a gate electrode and a first electrical contact (8) on a emitter side (101) and a second electrical contact (9) on a collector side (102), which is opposite the emitter side (101), a wafer (11) of a first conductivity type with a first side (111) and a second side (112) opposite the first side (111) is provided.

Abstract translation: 对于制造具有形成为栅电极的第七层（7,7'）和发射极侧（101）上的第一电触点（8）的反向导电半导体器件（RC-IGBT）（10）的方法，以及 与发射极侧（101）相对的集电极侧（102）上的第二电接触（9），具有第一导电类型的晶片（11），其具有与第一导电类型相对的第一侧（111）和第二侧 提供第一侧（111）。