公开(公告)号：WO2015031711A1

公开(公告)日：2015-03-05

申请号：PCT/US2014/053335

申请日：2014-08-29

Applicant: ROBERT BOSCH GMBH ,  SALMON, Jay Scott ,  HANSEN, Uwe

Inventor： SALMON, Jay Scott ,  HANSEN, Uwe

IPC: H01L23/498 ,  H04R19/00 ,  H04R19/04

CPC classification number: B81B7/007 ,  B81B2201/0257 ,  B81B2207/012 ,  B81B2207/07 ,  B81C1/00238 ,  H01L21/4828 ,  H01L23/49541 ,  H01L23/49861 ,  H01L2224/48091 ,  H01L2924/19107 ,  H04R19/005 ,  H04R19/04 ,  H04R31/00 ,  H04R2201/003 ,  H01L2924/00014

Abstract: A semiconductor package. The semiconductor package includes a first side, a second side, a molded substrate, a die, and a lead frame. The second side of the semiconductor package is opposite the first side of the semiconductor package. The die and lead frame are embedded into the molded substrate. The lead frame is also positioned between the first side and the second side of the semiconductor package to provide a first electrical connection between the first side and the second side of the semiconductor package.

Abstract translation: 半导体封装。 半导体封装包括第一侧，第二侧，模制衬底，管芯和引线框架。 半导体封装的第二面与半导体封装的第一侧相对。 模具和引线框架嵌入模制基板中。 引线框架也位于半导体封装的第一侧和第二侧之间，以在半导体封装的第一侧和第二侧之间提供第一电连接。

公开(公告)号：WO2014209358A1

公开(公告)日：2014-12-31

申请号：PCT/US2013/048552

申请日：2013-06-28

Applicant: INTEL IP CORPORATION ,  OFNER, Gerald ,  MEYER, Thorsten ,  MAHNKOPF, Reinhard ,  GEISSLER, Christian ,  AUGUSTIN, Andreas

Inventor： OFNER, Gerald ,  MEYER, Thorsten

IPC: H01L25/18 ,  H01L25/00

CPC classification number: B81C1/00238 ,  B81B7/008 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2201/025 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2201/0271 ,  B81B2201/10 ,  B81B2207/012 ,  B81B2207/053 ,  B81B2207/07 ,  B81B2207/096 ,  B81C1/0023 ,  B81C2203/0792 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: In embodiments, a package assembly may include an application-specific integrated circuit (ASIC) and a microelectromechanical system (MEMS) having an active side and an inactive side. In embodiments, the MEMS may be coupled directly to the ASIC by way of one or more interconnects. The MEMS, ASIC, and one or more interconnects may define or form a cavity such that the active portion of the MEMS is within the cavity. In some embodiments, the package assembly may include a plurality of MEMS coupled directly to the ASIC by way of a plurality of one or more interconnects. Other embodiments may be described and/or claimed.

Abstract translation: 在实施例中，封装组件可以包括专用集成电路（ASIC）和具有有源侧和无源侧的微机电系统（MEMS）。 在实施例中，MEMS可以通过一个或多个互连直接耦合到ASIC。 MEMS，ASIC和一个或多个互连可以限定或形成空腔，使得MEMS的有源部分在空腔内。 在一些实施例中，封装组件可以包括通过多个一个或多个互连件直接耦合到ASIC的多个MEMS。 可以描述和/或要求保护其他实施例。

公开(公告)号：WO2014202283A2

公开(公告)日：2014-12-24

申请号：PCT/EP2014/059633

申请日：2014-05-12

Applicant: EPCOS AG

Inventor： PAHL, Wolfgang

IPC: B81B7/00

CPC classification number: B81C1/00825 ,  B81B7/0058 ,  B81B2201/0257 ,  B81B2203/0127 ,  B81B2207/012 ,  B81B2207/115 ,  B81C2201/053 ,  B81C2203/0785 ,  H01L2224/16225 ,  H01L2224/48137 ,  H01L2224/73257 ,  H01L2924/16151 ,  H01L2924/16152

Abstract: Zur Herstellung einer strukturierten Beschichtung, beziehungsweise zum schonenden Abheben einer Beschichtung über einem empfindlichen Bereich wird vorgeschlagen, im nicht zu beschichtenden Bereich unter der Beschichtung eine Releasefolie aufzubringen und zu strukturieren. In einem Releaseschritt wird die Releasefolie im nicht zu beschichtenden Bereich in der Haftung reduziert und anschließend zusammen mit der darüber aufgebrachten Beschichtung abgehoben.

Abstract translation: 为了产生图案化的涂层，或用于轻轻提起之上的涂层的感光区域，它在被提出的非施加涂层和结构下被涂覆在剥离膜。 在释放步骤中，将剥离薄膜没有在区域减小到被涂覆在粘合并随后与上述施加的涂层一起剥离。

公开(公告)号：WO2014127861A1

公开(公告)日：2014-08-28

申请号：PCT/EP2013/074300

申请日：2013-11-20

Applicant: EPCOS AG

Inventor： IHLE, Jan ,  OSTRICK, Bernhard ,  SCHREIBER-PRILLWITZ, Wolfgang

IPC: G01D11/24 ,  B81B7/00 ,  G01D11/30

CPC classification number: H01L23/291 ,  B81B7/0048 ,  B81B2207/012 ,  B81B2207/097 ,  G01D11/245 ,  G01D11/30 ,  H01L21/56 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Es wird ein Sensorsystem mit einem Sensorchip (1) angegeben, der auf einer Montageaufnahme (20) eines keramischen Gehäusekörpers (2) montiert ist, wobei der Gehäusekörper (2) dreidimensional ausgeformt und monolithisch ausgebildet ist und durch ein Keramikmaterial mit einem thermischen Ausdehnungskoeffizienten gebildet wird, der in einem Temperaturbereich von größer oder gleich -40°C und kleiner oder gleich 150°C um weniger als 30% vom thermischen Ausdehnungskoeffizienten des Sensorchips (1) abweicht.

Abstract translation: 提供了一种传感器系统，传感器芯片（1）安装在陶瓷封装体（2）的安装座（20），其中，所述外壳体（2）是三维成形和整体地形成，并且由具有热膨胀系数的陶瓷材料形成 其中的温度范围内的大于或等于-40℃且小于或等于150℃的不同而不同小于30％从传感器芯片（1）的热膨胀系数。

公开(公告)号：WO2013101156A1

公开(公告)日：2013-07-04

申请号：PCT/US2011/068034

申请日：2011-12-30

Applicant: INTEL CORPORATION ,  TEH, Weng Hong ,  SANKMAN, Robert L.

Inventor： TEH, Weng Hong ,  SANKMAN, Robert L.

IPC: H01L23/48

CPC classification number: B81B7/0006 ,  B81B2207/012 ,  B81B2207/07 ,  B81C1/00134 ,  B81C1/0023 ,  H01L23/48 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16135 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/73267 ,  H01L2224/82047 ,  H01L2224/821 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/15311 ,  H05K1/185 ,  H01L2924/00 ,  H01L2224/16225 ,  H01L2224/82

Abstract: An apparatus including a die including a first side and an opposite second side including a device side with contact points and lateral sidewalls defining a thickness of the die; a build-up carrier coupled to the second side of the die, the build-up carrier including a plurality of alternating layers of conductive material and insulating material, wherein at least one of the layers of conductive material is coupled to one of the contact points of the die; and at least one device within the build-up carrier disposed in an area void of a layer of patterned conductive material. A method and an apparatus including a computing device including a package including a microprocessor are also disclosed.

Abstract translation: 一种包括模具的装置，包括第一侧和相对的第二侧，包括具有限定模具的厚度的接触点和侧壁的装置侧; 耦合到管芯的第二侧的积聚载体，所述堆积载体包括导电材料和绝缘材料的多个交替层，其中所述导电材料层中的至少一个耦合到所述接触点之一 的死亡 并且所述积聚载体内的至少一个装置设置在无图案化的导电材料层的区域中。 还公开了包括包括包括微处理器的封装的计算装置的方法和装置。

公开(公告)号：WO2013074540A1

公开(公告)日：2013-05-23

申请号：PCT/US2012/064861

申请日：2012-11-13

Applicant: QUALCOMM MEMS TECHNOLOGIES, INC.

Inventor： BURNS, David William ,  STEPHANOU, Philip Jason ,  SHENOY, Ravindra V. ,  PETERSEN, Kurt Edward

IPC: G01L9/00 ,  G01L19/14 ,  G01L19/00 ,  B81B7/00 ,  H01L23/055 ,  H01L23/08 ,  H01L23/053

CPC classification number: G01L19/0084 ,  B81B2201/0264 ,  B81B2201/047 ,  B81B2207/012 ,  B81B2207/096 ,  B81B2207/097 ,  B81C1/00238 ,  B81C2203/0109 ,  B81C2203/032 ,  B81C2203/0792 ,  G01L9/0051 ,  G01L9/0072 ,  G01L9/008 ,  G01L19/143 ,  G01L19/147 ,  G01L19/148 ,  H01L23/047 ,  H01L2224/16227 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/1461 ,  H01L2924/15788 ,  Y10T29/5313 ,  H01L2924/00

Abstract: This disclosure provides systems, methods and apparatus for glass-encapsulated pressure sensors. In one aspect, a glass-encapsulated pressure sensor may include a glass substrate, an electromechanical pressure sensor, an integrated circuit device, and a cover glass. The cover glass may be bonded to the glass substrate with an adhesive, such as epoxy, glass frit, or a metal bond ring. The cover glass may have any of a number of configurations. In some configurations, the cover glass may partially define a port for the electromechanical pressure sensor at an edge of the glass-encapsulated pressure sensor. In some configurations, the cover glass may form a cavity to accommodate the integrated circuit device that is separate from a cavity that accommodates the electromechanical pressure sensor.

Abstract translation: 本公开提供了用于玻璃封装的压力传感器的系统，方法和装置。 一方面，玻璃封装的压力传感器可以包括玻璃基板，机电压力传感器，集成电路装置和盖玻璃。 覆盖玻璃可以用粘合剂如环氧树脂，玻璃料或金属粘合环粘合到玻璃基板上。 盖玻璃可以具有多种构造中的任意一种。 在一些构造中，盖玻璃可以在玻璃封装的压力传感器的边缘部分地限定机电压力传感器的端口。 在一些配置中，盖玻璃可以形成空腔以容纳与容纳机电压力传感器的空腔分开的集成电路装置。

公开(公告)号：WO2013062533A1

公开(公告)日：2013-05-02

申请号：PCT/US2011/057742

申请日：2011-10-25

Applicant: INTEL CORPORATION ,  MA, Qing ,  SWAN, Johanna, M. ,  TAO, Min ,  GEALER, Charles, A. ,  ZARBOCK, Edward, T.

Inventor： MA, Qing ,  SWAN, Johanna, M. ,  TAO, Min ,  GEALER, Charles, A. ,  ZARBOCK, Edward, T.

IPC: H01L23/48 ,  H01L25/16 ,  H01L23/52

CPC classification number: H01L23/49827 ,  B81B2207/012 ,  B81B2207/097 ,  B81B2207/098 ,  B81C1/0023 ,  H01L23/49816 ,  H01L23/49883 ,  H01L24/16 ,  H01L25/165 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16503 ,  H01L2224/16507 ,  H01L2224/73204 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/8181 ,  H01L2224/81815 ,  H01L2924/01327 ,  H01L2924/07811 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014

Abstract: Integration of sensor chips with integrated circuit (IC) chips. At least a first sensor chip including a first sensor is affixed to a first side of an interposer to hermitically seal the first sensor within a first cavity. An IC chip is affixed to a second side of the interposer opposite the first sensor, the IC chip is electrically coupled to the first sensor by a through via in the interposer. In embodiments, the first sensor includes a MEMS device and the IC chip comprises a circuit to amplify a signal from the MEMS device. The interposer may be made of glass, with the first sensor chip and the IC chip flip-chip bonded to the interposer by compression or solder. Lateral interconnect traces provide I/O between the devices on the interposer and/or a PCB upon which the interpose is affixed.

Abstract translation: 传感器芯片与集成电路（IC）芯片的集成。 至少包括第一传感器的第一传感器芯片固定到插入件的第一侧，以将第一传感器密封在第一腔内。 IC芯片被固定到与第一传感器相对的插入件的第二侧，IC芯片通过插入器中的通孔电耦合到第一传感器。 在实施例中，第一传感器包括MEMS器件，并且IC芯片包括放大来自MEMS器件的信号的电路。 插入器可以由玻璃制成，其中第一传感器芯片和IC芯片倒装芯片通过压缩或焊接接合到插入器。 横向互连迹线在插入件上的器件和/或其上插入插入物的PCB之间提供I / O。

公开(公告)号：WO2013039239A1

公开(公告)日：2013-03-21

申请号：PCT/JP2012/073744

申请日：2012-09-14

Applicant: オムロン株式会社 ,  鞍谷 直人 ,  前川 智史

Inventor： 鞍谷　直人 ,  前川　智史

IPC: H04R19/04 ,  B81B7/02 ,  H01L29/84

CPC classification number: H01L24/09 ,  B81B2201/0257 ,  B81B2207/012 ,  B81B2207/093 ,  B81B2207/096 ,  B81B2207/097 ,  B81C1/0023 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49 ,  H01L2224/73203 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/1433 ,  H01L2924/1461 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/16251 ,  H01L2924/165 ,  H01L2924/1659 ,  H01L2924/3011 ,  H01L2924/3025 ,  H04R19/005 ,  H04R19/04 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 【解決手段】基板４５の上面にバンプ接合パッド６１を設け、回路素子４３のバンプ７０をバンプ接合パッド６１に接続する。バンプ接合パッド６１は、パターン配線６４によってカバー４４との対向面に設けられた基板側接合部６９に接続されている。カバー４４の下面にはマイクチップ４２が実装される。カバー４４の、基板４５と対向する面には第１の接合用パッド（ボンディング用パッド４８、カバー側接合部４９）が設けられ、マイクチップ４２はボンディングワイヤ５０によって第１の接合用パッドに接続される。カバー４４の第１の接合用パッドと基板４５の基板側接合部６９は導電性材料６５によって接合されており、その結果マイクチップ４２と回路素子４３が電気的に接続される。

Abstract translation: [解决方案]在基板（45）的上表面设置凸块接合焊盘（61），并且电路元件（43）的突起（70）连接到凸块焊盘（61）。 凸块接合焊盘（61）通过图案布线（64）连接到设置在面向盖（44）的表面的基板侧接合部（69）。 麦克风头（42）安装在盖（44）的下表面上。 第一连接焊盘（接合焊盘（48）和盖侧接合部分）设置在面向基板45的盖子44的表面上，麦克风端部42连接到 第一连接焊盘通过接合线（50）。 盖（44）的第一连接垫和基板（45）的基板侧接合部（69）通过导电材料（65）连接，因此麦克风末端（42）和电路元件（43） 电连接。

公开(公告)号：WO2012122875A1

公开(公告)日：2012-09-20

申请号：PCT/CN2012/071488

申请日：2012-02-23

Applicant: 迈尔森电子(天津)有限公司 ,  柳连俊

Inventor： 柳连俊

IPC: G01L1/18 ,  G01L9/06 ,  B81B7/02

CPC classification number: B81B3/0021 ,  B81B2201/0264 ,  B81B2207/012 ,  B81C1/00158 ,  B81C1/00238 ,  B81C2203/0154 ,  B81C2203/0792 ,  G01L9/0042 ,  G01L9/0054

公开(公告)号：WO2012072917A1

公开(公告)日：2012-06-07

申请号：PCT/FR2011/052733

申请日：2011-11-23

Applicant: UNIVERSITE DES SCIENCES ET TECHNOLOGIES DE LILLE ,  BOCQUET, Bertrand ,  TREIZEBRE, Anthony ,  LAURETTE, Simon

Inventor： BOCQUET, Bertrand ,  TREIZEBRE, Anthony ,  LAURETTE, Simon

IPC: B81C1/00

CPC classification number: B81C1/00119 ,  B81B2201/0214 ,  B81B2201/058 ,  B81B2207/012

Abstract: La présente invention concerne un microsystème comprenant à la fois une fonction microélectronique et une fonction microfluidique, ainsi qu'un procédé de fabrication d'un tel système, trouvant notamment une application aux microsystèmes dédiés à l'analyse biologique, tels que les laboratoires sur puce (« lab on chip »), les puces à cellules (« cell-based array ») ou puces à ADN ou protéines (« microarray »). Le procédé comprend une étape de création, sur un premier substrat, d'un circuit microélectronique apte à mettre en œuvre la fonction microélectronique, et une étape de création, dans un deuxième substrat, d'une structure microfluidique apte à mettre en œuvre la fonction microfluidique. En outre, le procédé comprend une étape de report du deuxième substrat sur le circuit électronique et le premier substrat, et l'étape de création de la structure microfluidique est mise en œuvre après cette étape de report du deuxième substrat sur le circuit électronique et le premier substrat. Ainsi, le procédé de l'invention permet de s'affranchir des problèmes liés à l'assemblage d'une structure microfluidique préalablement réalisée, avec une structure microélectronique préalablement réalisée, en termes de coût de fabrication, mais également de résolution spatiale. En effet, l'assemblage est mis en œuvre avant réalisation de la structure microfluidique, par report du deuxième substrat qui sert de base à la structure microfluidique, sur la structure microélectronique. Le procédé de l'invention permet ainsi de créer des structures microfluidiques complexes, assemblées avec des structures micro-électroniques complexes.

Abstract translation: 本发明涉及包括微电子和微流体功能的微系统，以及一种用于制造这种系统的方法，其特别可以用于专用于生物分析的微系统，例如实验室中的实验室， 芯片，基于细胞的阵列，或DNA或蛋白芯片阵列（微阵列）。 该方法包括在第一衬底上形成微电子芯片的步骤，所述芯片能够实现微电子功能，以及在第二衬底上产生微流体结构的步骤，所述结构能够实现微流控功能。 此外，该方法包括将第二衬底转移到电子电路和第一衬底上的步骤，并且在将第二衬底转移到电子电路和第一衬底上的步骤之后，实现产生微流体结构的步骤。 因此，本发明的方法使得能够克服先前制造的微流体结构与先前制造的微电子结构相关的问题，就制造成本以及在空间分辨率方面而言是克服的。 实际上，在通过将用作微流体结构的基底的第二基底转移到微电子结构上之前，组装是在制造微流体结构之前进行的。 因此，本发明的方法使得可以产生用复杂微电子结构组装的复杂微流体结构。