公开(公告)号：WO2015042886A1

公开(公告)日：2015-04-02

申请号：PCT/CN2013/084498

申请日：2013-09-27

Applicant: INTEL CORPORATION ,  ZHAO, Junfeng

Inventor： ZHAO, Junfeng

IPC: H01L25/00 ,  H01L23/48 ,  H01L23/52

CPC classification number: H01L25/0657 ,  H01L21/50 ,  H01L21/565 ,  H01L23/49816 ,  H01L24/19 ,  H01L24/96 ,  H01L25/00 ,  H01L25/50 ,  H01L2224/12105 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73217 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/8203 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/92144 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/32225

Abstract: A method for making a semiconductor device (100) includes forming rims (108) on first and second dice (104, 106). The rims (108) extend laterally away from the first and second dice (104, 106). The second die (106) is stacked over the first die (104), and one or more vias (112) are drilled through the rims (108) after stacking. The semiconductor device (100) includes redistribution layers (202) extending over at least one of the respective first and second dice (104, 106) and the corresponding rims (108). The one or more vias (112) extend through the corresponding rims(108), and the one or more vias (112) are in communication with the first and second dice (104, 106) through the rims (108).

Abstract translation: 制造半导体器件（100）的方法包括在第一和第二骰子（104,106）上形成边缘（108）。 边缘（108）从第一和第二骰子（104,106）横向延伸。 第二模具（106）堆叠在第一模具（104）上，并且在堆叠之后通过边缘（108）钻出一个或多个通孔（112）。 半导体器件（100）包括在相应的第一和第二裸片（104,106）和对应的边缘（108）中的至少一个上延伸的再分配层（202）。 一个或多个通孔（112）延伸穿过对应的边缘（108），并且一个或多个通孔（112）通过边缘（108）与第一和第二骰子（104,106）连通。

公开(公告)号：WO2013101156A1

公开(公告)日：2013-07-04

申请号：PCT/US2011/068034

申请日：2011-12-30

Applicant: INTEL CORPORATION ,  TEH, Weng Hong ,  SANKMAN, Robert L.

Inventor： TEH, Weng Hong ,  SANKMAN, Robert L.

IPC: H01L23/48

CPC classification number: B81B7/0006 ,  B81B2207/012 ,  B81B2207/07 ,  B81C1/00134 ,  B81C1/0023 ,  H01L23/48 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16135 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/73267 ,  H01L2224/82047 ,  H01L2224/821 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/15311 ,  H05K1/185 ,  H01L2924/00 ,  H01L2224/16225 ,  H01L2224/82

Abstract: An apparatus including a die including a first side and an opposite second side including a device side with contact points and lateral sidewalls defining a thickness of the die; a build-up carrier coupled to the second side of the die, the build-up carrier including a plurality of alternating layers of conductive material and insulating material, wherein at least one of the layers of conductive material is coupled to one of the contact points of the die; and at least one device within the build-up carrier disposed in an area void of a layer of patterned conductive material. A method and an apparatus including a computing device including a package including a microprocessor are also disclosed.

Abstract translation: 一种包括模具的装置，包括第一侧和相对的第二侧，包括具有限定模具的厚度的接触点和侧壁的装置侧; 耦合到管芯的第二侧的积聚载体，所述堆积载体包括导电材料和绝缘材料的多个交替层，其中所述导电材料层中的至少一个耦合到所述接触点之一 的死亡 并且所述积聚载体内的至少一个装置设置在无图案化的导电材料层的区域中。 还公开了包括包括包括微处理器的封装的计算装置的方法和装置。

公开(公告)号：WO2005104636A1

公开(公告)日：2005-11-03

申请号：PCT/FI2005/000200

申请日：2005-04-27

Applicant: IMBERA ELECTRONICS OY ,  TUOMINEN, Risto ,  IIHOLA, Antti

Inventor： TUOMINEN, Risto ,  IIHOLA, Antti

IPC: H05K1/18

CPC classification number: H01L23/5389 ,  H01L23/3677 ,  H01L24/25 ,  H01L24/82 ,  H01L25/0652 ,  H01L2224/04105 ,  H01L2224/16 ,  H01L2224/18 ,  H01L2224/2518 ,  H01L2224/32245 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/83005 ,  H01L2224/83132 ,  H01L2224/83192 ,  H01L2224/92144 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01061 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H05K1/0206 ,  H05K1/188 ,  H05K3/4046 ,  H05K3/4611 ,  Y10T29/49128 ,  Y10T29/49139 ,  Y10T29/49147 ,  Y10T29/49204 ,  Y10T29/49218 ,  H01L2924/00

Abstract: This publication discloses an electronics module and a method for manufacturing it. The electronics module includes at least one component (6) embedded in an insulating-material layer (1), which has a first contacting surface, in which there are first contact terminals (7), from which the component (6) is connected electrically to the conductor structures contained in the electronics module. In addition, the component (6) has a second contacting surface opposite to the first contacting surface, in which there is at least one second contact terminal (7’), from which the component (6) is connected electrically to the conductor structures contained in the electronics module. With the aid of the invention, it is possible to achieve an electronic-module construction that saves space compared to the prior art.

Abstract translation: 该出版物公开了一种电子模块及其制造方法。 电子模块包括嵌入在绝缘材料层（1）中的至少一个部件（6），其具有第一接触表面，其中存在第一接触端子（7），部件（6）从该第一接触表面电连接 到电子模块中包含的导体结构。 另外，部件（6）具有与第一接触表面相对的第二接触表面，其中存在至少一个第二接触端子（7'），部件（6）从该接触端子电连接到包含的导体结构 在电子模块中。 借助于本发明，可以实现与现有技术相比节省空间的电子模块结构。

公开(公告)号：WO2009072482A1

公开(公告)日：2009-06-11

申请号：PCT/JP2008/071849

申请日：2008-12-02

Applicant: 株式会社村田製作所 ,  山越 祐介

Inventor： 山越 祐介

IPC: H05K3/46

CPC classification number: H05K1/187 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2924/01004 ,  H01L2924/01078 ,  H05K1/141 ,  H05K1/142 ,  H05K3/205 ,  H05K3/42 ,  H05K2201/10636 ,  Y02P70/611

Abstract: 【課題】樹脂層に貫通ビアなどの加工を行わずにビア導体を形成できる部品内蔵モジュールおよびその製造方法を提供する。 【解決手段】基板１０上に配線パターン４，５を形成し、配線パターンに回路部品２と樹脂ブロック３とを実装する。樹脂ブロック３は回路部品２より背丈が高く、その内部にビア導体３ｂを有する。回路部品２および樹脂ブロック３を樹脂層１に埋設し、樹脂ブロック３のビア導体３ｂが露出するまで樹脂層１の上面を研磨し、その後で樹脂層１の上面に配線パターン７を形成することで、ビア導体３ｂと導通させる。

Abstract translation: 公开了一种具有内置部件的模块，其中形成通孔导体，而不在树脂层中进行通孔的加工。 还公开了一种用于制造具有内置部件的模块的方法。 具体地，布线图案（4,5）形成在基板（10）上，并且电路部件（2）和树脂块（3）安装在布线图案上。 树脂块（3）比电路部件（2）高，内部具有通孔导体（3b）。 电路部件（2）和树脂块（3）嵌入在树脂层（1）中，树脂层（1）的上表面被抛光直到树脂块（3）的通孔导体（3b） 被暴露。 然后，在树脂层（1）的上表面上形成布线图案（7），并与通孔导体（3b）电连接。

公开(公告)号：WO2009020240A2

公开(公告)日：2009-02-12

申请号：PCT/JP2008/064559

申请日：2008-08-07

Applicant: CASIO COMPUTER CO., LTD. ,  JOBETTO, Hiroyasu

Inventor： JOBETTO, Hiroyasu

CPC classification number: H01L23/5389 ,  H01L21/56 ,  H01L21/6835 ,  H01L23/3185 ,  H01L24/24 ,  H01L24/82 ,  H01L25/105 ,  H01L2224/02372 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/12105 ,  H01L2224/24227 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/92144 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/15311 ,  H05K1/185 ,  H05K3/426 ,  H05K3/427 ,  H05K3/4602 ,  H01L2924/00014

Abstract: A semiconductor device includes a semiconductor constituent provided with a semiconductor substrate and a plurality of electrodes for external connection (13) provided under the semiconductor substrate. A lower-layer insulating film (1) is provided under and around the semiconductor constituent. A plurality of lower-layer wirings (22, 22A) are electrically connected to the electrodes for external connection of the semiconductor constituent, and provided under the lower-layer insulating film. An insulation layer (31) is provided on the lower-layer insulating film in the periphery of the semiconductor constituent. An upper-layer insulating film (32) is provided on the semiconductor constituent and the insulation layer. A plurality of upper-layer wirings (33, 33A) are provided on the upper-layer insulating film. A base plate (51) on which the semiconductor constituent and the insulation layer are mounted is removed.

Abstract translation: 半导体器件包括半导体组件，该半导体组件设置有半导体衬底和设置在半导体衬底下方的用于外部连接的多个电极（13）。 下层绝缘膜（1）设置在半导体组件的下方和周围。 多个下层布线（22,22A）电连接到用于半导体组件的外部连接的电极，并且设置在下层绝缘膜的下方。 在半导体组件周围的下层绝缘膜上设置绝缘层（31）。 在半导体组件和绝缘层上设置上层绝缘膜（32）。 多个上层布线（33,33A）设置在上层绝缘膜上。 其上安装有半导体构件和绝缘层的基板（51）被去除。

公开(公告)号：WO2008076428A1

公开(公告)日：2008-06-26

申请号：PCT/US2007/025841

申请日：2007-12-17

Applicant: TESSERA INTERCONNECT MATERIALS, INC. ,  ENDO, Kimitaka

Inventor： ENDO, Kimitaka

IPC: H01L23/538 ,  H01L23/50 ,  H01L21/48

CPC classification number: H01L23/5389 ,  H01L21/4853 ,  H01L21/4857 ,  H01L23/50 ,  H01L2224/05111 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05573 ,  H01L2224/13012 ,  H01L2224/13015 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H05K1/0231 ,  H05K1/188 ,  H05K3/243 ,  H05K3/328 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/0367 ,  H05K2201/10636 ,  H05K2203/0369 ,  H05K2203/0384 ,  Y02P70/611 ,  Y10T29/49144 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: A multiple wiring layer interconnection element (100) includes capacitors (110) or other electrical components embedded between a first exposed wiring layer (120) and a second exposed wiring layer (122) of the interconnection element (100). Internal wiring layers (124) and (126) are provided between exposed surfaces (112) of the respective capacitors (110), the internal wiring layers being electrically insulated from the capacitors (110) by dielectric layers (114) and (116), respectively. The internal wiring layers (124), (126) are isolated from each other by an internal dielectric layer (130). Conductive vias (132) provide conductive interconnection between the two internal wiring layers (124, 126). A method of fabricating a multiple wiring layer interconnection element is also provided.

Abstract translation: 多个布线层互连元件（100）包括电容器（110）或嵌入在互连元件（100）的第一暴露布线层（120）和第二暴露布线层（122）之间的其它电气部件。 内部布线层（124）和（126）设置在相应电容器（110）的暴露表面（112）之间，内部布线层通过电介质层（114）和（116）与电容器（110）电绝缘， 分别。 内部布线层（124），（126）通过内部电介质层（130）彼此隔离。 导电通孔（132）在两个内部布线层（124,126）之间提供导电互连。 还提供了制造多重布线层互连元件的方法。

公开(公告)号：WO2006058850A1

公开(公告)日：2006-06-08

申请号：PCT/EP2005/056094

申请日：2005-11-21

Applicant: SIEMENS AKTIENGESELLSCHAFT ,  WEIDNER, Karl

Inventor： WEIDNER, Karl

IPC: H01L25/07 ,  H01L21/60

CPC classification number: H01L23/5389 ,  H01L23/29 ,  H01L23/36 ,  H01L23/49811 ,  H01L23/5387 ,  H01L24/24 ,  H01L24/82 ,  H01L25/072 ,  H01L2224/2402 ,  H01L2224/24051 ,  H01L2224/24225 ,  H01L2224/24226 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/19043

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zum Kontaktieren mindestens einer elektrischen Kontaktfläche (1) auf einer Oberfläche eines Substrats (2) und/oder mindestens eines auf dem Substrat (2) angeordneten Bauelementes (3), insbesondere Halbleiterchips, mit den Schritten: - Auflaminieren mindestens einer Isolierfolie (4) aus elektrisch isolierendem Kunststoffmaterial auf die die Kontaktfläche (1) aufweisenden Oberflächen des Substrats (2) und des Bauelements unter Vakuum, - Freilegen der zu kontaktierenden Kontaktfläche (1) auf den Oberflächen durch Öffnen eines Fensters (6) in der Isolierfolie (4). Die vorliegende Erfindung zeichnet sich durch - flächiges Ankontaktieren der freigelegten Kontaktfläche (1) mit mindestens einer Metallisierung (5) auf einer Isolierfolie (4).

Abstract translation: 本发明涉及一种使至少一个电接触表面的方法（1）在基板的一个表面（2）和/或（2）设置的构件（3），特别是半导体芯片，其包括以下步骤在基底上的至少一个： - 至少层压 的绝缘膜（4）电绝缘的塑料材料制成的在其上的接触表面（1）具有基板（2）和在真空下的装置中，表面 - 暴露待接触的接触表面（1）的表面通过打开一个窗口（6）上的 绝缘膜（4）。 本发明的特征在于 - 平坦Ankontaktieren露出的接触表面（1）上的绝缘膜的至少一个金属化（5）（4）。

公开(公告)号：WO2005020651A1

公开(公告)日：2005-03-03

申请号：PCT/FI2004/000474

申请日：2004-08-10

Applicant: IMBERA ELECTRONICS OY ,  TUOMINEN, Risto ,  PALM, Petteri

Inventor： TUOMINEN, Risto ,  PALM, Petteri

IPC: H05K3/32

CPC classification number: H01L23/5389 ,  H01L21/568 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0652 ,  H01L2223/54426 ,  H01L2224/04105 ,  H01L2224/32245 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/83132 ,  H01L2224/92144 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/3025 ,  H01L2924/3511 ,  H05K1/188 ,  H05K3/323 ,  H05K3/4611 ,  H05K2201/0355 ,  H05K2201/09918 ,  H05K2203/063 ,  H05K2203/166 ,  H01L2924/00

Abstract: This publication discloses an electronic module and a method for manufacturing an electronic module, in which a component (6) is glued (5) to the surface of a conductive layer, from which conductive layer conductive patterns (14) are later formed. A conductive adhesive, preferably an anisotropically conductive adhesive, is used in the gluing. After gluing the component (6), an insulating-material layer (1), which surrounds the component (6) attached to the conductive layer, is formed on, or attached to the surface of the conductive layer. After this, conductive patterns (14) are made from the conductive layer, to the surface of which the component (6) is glued.

Abstract translation: 该出版物公开了一种用于制造电子模块的电子模块和方法，其中将组件（6）胶合（5）到导电层的表面，稍后形成导电层导电图案（14）。 在粘合中使用导电粘合剂，优选各向异性导电粘合剂。 在粘合组分（6）之后，在导电层的表面上形成或附着在导电层上的附着于导电层的组分（6）的绝缘材料层（1）。 此后，导电图案（14）由导电层制成，其表面部件（6）被胶合。

公开(公告)号：WO2018085020A1

公开(公告)日：2018-05-11

申请号：PCT/US2017/056362

申请日：2017-10-12

Applicant: GENERAL ELECTRIC COMPANY

Inventor： TUOMINEN, Risto, Ilkka ,  GOWDA, Arun, Virupaksha

IPC: H01L21/60 ,  H01L23/538 ,  H01L25/16 ,  H01L25/18 ,  H01L21/98 ,  H01L23/31

CPC classification number: H01L25/50 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/3121 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49844 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5387 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/24 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/08235 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/1329 ,  H01L2224/13339 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/291 ,  H01L2224/29139 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/81801 ,  H01L2224/8184 ,  H01L2224/82031 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/8309 ,  H01L2224/83091 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83851 ,  H01L2224/83862 ,  H01L2224/83865 ,  H01L2224/83874 ,  H01L2224/92144 ,  H01L2224/9222 ,  H01L2224/92225 ,  H01L2224/97 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/1302 ,  H01L2924/13023 ,  H01L2924/13034 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/143 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/82

Abstract: An electronics package includes an insulating substrate (106), a first electrical component (104) coupled to a first surface of the insulating substrate, and a first conductor layer (108) formed on the first surface of the insulating substrate. A second conductor layer (128) is formed on a second surface of the insulating substrate, opposite the first surface, the second conductor layer extending through vias (124,126) in the insulating substrate to contact at least one contact pad (122) of the first electrical component and couple with the first conductor layer. The electronics package also includes a second electrical component (102) having at least one contact pad (142) coupled to the first conductor layer. The first conductor layer has a thickness greater than a thickness of the second conductor layer.

Abstract translation: 一种电子器件封装包括绝缘基板（106），耦合到绝缘基板的第一表面的第一电气部件（104）和形成在绝缘基板的第一表面上的第一导体层（108） 绝缘基板。 第二导体层（128）形成在绝缘基板的与第一表面相对的第二表面上，第二导体层延伸穿过绝缘基板中的通孔（124,126）以接触第一导体层的至少一个接触垫（122） 电部件并与第一导体层耦合。 该电子封装还包括具有耦合到第一导体层的至少一个接触焊盘（142）的第二电气部件（102）。 第一导体层的厚度大于第二导体层的厚度。

公开(公告)号：WO2013059297A1

公开(公告)日：2013-04-25

申请号：PCT/US2012/060585

申请日：2012-10-17

Applicant: INVENSAS CORPORATION

Inventor： CASKEY, Terrence ,  MOHAMMED, Ilyas

IPC: H01L25/10 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L25/18 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/13 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3185 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/29 ,  H01L24/32 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/117 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06155 ,  H01L2224/12105 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/14131 ,  H01L2224/27334 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48108 ,  H01L2224/48145 ,  H01L2224/4824 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2224/73217 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/82031 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/83005 ,  H01L2224/83192 ,  H01L2224/852 ,  H01L2224/92144 ,  H01L2224/92147 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06596 ,  H01L2225/1035 ,  H01L2225/1052 ,  H01L2225/1076 ,  H01L2225/1082 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/12042 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/186 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2224/05552

Abstract: A microelectronic package (10) may include a first microelectronic unit (12) including a semiconductor chip (16A) having first chip contacts (28), an encapsulant (30) contacting an edge of the semiconductor chip, and first unit contacts (42) exposed at a surface of the encapsulant (30) and electrically connected with the first chip contacts (28). The package (10) may include a second microelectronic unit (14) including a semiconductor chip (16C) having second chip contacts (28C) at a surface thereof, and an encapsulant (54) contacting an edge of the chip of the second unit (14) and having a surface extending away from the edge. The surfaces of the chip (16C) and the encapsulant (54) of the second unit (14) define a face of the second unit. Package terminals (76) at the face may be electrically connected with the first unit contacts (42) through bond wires (100) electrically connected with the first unit contacts (42), and the second chip contacts (28C) through metallized vias (72) and traces (74) formed in contact with the second chip contacts (28C).

Abstract translation: 微电子封装（10）可以包括第一微电子单元（12），其包括具有第一芯片触点（28）的半导体芯片（16A），与半导体芯片的边缘接触的密封剂（30）和第一单元触点（42） 暴露在密封剂（30）的表面处并与第一芯片触头（28）电连接。 封装（10）可以包括第二微电子单元（14），其包括在其表面具有第二芯片触点（28C）的半导体芯片（16C）和与第二单元的芯片的边缘接触的密封剂（54） 并且具有远离边缘延伸的表面。 芯片（16C）和第二单元（14）的密封剂（54）的表面限定第二单元的面。 面上的封装端子（76）可以通过与第一单元触点（42）电连接的接合线（100）和第二芯片触点（28C）穿过金属化通孔（72）与第一单元触点（42）电连接 ）和与第二芯片触点（28C）接触形成的迹线（74）。