公开(公告)号：WO2015127207A4

公开(公告)日：2015-11-19

申请号：PCT/US2015016823

申请日：2015-02-20

Applicant: MARVELL WORLD TRADE LTD ,  LEONG POH BOON ,  WU ALBERT ,  WANG LONG-CHING ,  SUTARDJA SEHAT

Inventor： LEONG POH BOON ,  WU ALBERT ,  WANG LONG-CHING ,  SUTARDJA SEHAT

IPC: H01L23/66 ,  H01L25/16 ,  H01L49/02

CPC classification number: H04B1/40 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49503 ,  H01L23/49575 ,  H01L23/645 ,  H01L23/66 ,  H01L24/17 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L25/16 ,  H01L25/162 ,  H01L25/50 ,  H01L28/10 ,  H01L2223/6644 ,  H01L2223/6672 ,  H01L2223/6677 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16265 ,  H01L2224/32145 ,  H01L2224/32265 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49 ,  H01L2224/73204 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/102 ,  H01L2924/10253 ,  H01L2924/1304 ,  H01L2924/13091 ,  H01L2924/1421 ,  H01L2924/19011 ,  H01L2924/19103 ,  H04B1/00 ,  H04B15/04 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

Abstract: A circuit including a first die, an integrated passive device and a second layer. The first die includes a first substrate and active devices. The integrated passive device includes a first layer, a second substrate and passive devices. The second substrate includes vias. The passive devices are implemented at least on the first layer or the second substrate. A resistivity per unit area of the second substrate is greater than a resistivity per unit area of the first substrate. The second layer is disposed between the first die and the integrated passive device. The second layer includes pillars. Each of the pillars connects a corresponding one of the active devices to (i) one of the vias, or (ii) one of the passive devices. The first die, the integrated passive device and the second layer are disposed relative to each other to form a stack.

Abstract translation: 一种包括第一管芯，集成无源器件和第二层的电路。 第一管芯包括第一衬底和有源器件。 集成无源器件包括第一层，第二衬底和无源器件。 第二基板包括通孔。 无源器件至少在第一层或第二衬底上实现。 第二基板的每单位面积的电阻率大于第一基板的每单位面积的电阻率。 第二层设置在第一管芯和集成的无源器件之间。 第二层包括柱子。 每个支柱将相应的一个有源器件连接到（i）一个通孔，或（ii）一个无源器件。 第一管芯，集成无源器件和第二层相对于彼此设置以形成堆叠。

公开(公告)号：WO2013177134A1

公开(公告)日：2013-11-28

申请号：PCT/US2013/041981

申请日：2013-05-21

Applicant: INVENSAS CORPORATION

Inventor： MOHAMMED, Ilyas

IPC: H01L23/00 ,  H01L23/538 ,  H01L25/10 ,  H01L21/48 ,  H01L23/495

CPC classification number: H01L23/5226 ,  H01L21/563 ,  H01L21/568 ,  H01L21/76877 ,  H01L21/76892 ,  H01L23/5389 ,  H01L24/06 ,  H01L24/18 ,  H01L24/19 ,  H01L24/20 ,  H01L24/45 ,  H01L24/49 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45101 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/45565 ,  H01L2224/45624 ,  H01L2224/45655 ,  H01L2224/45664 ,  H01L2224/45669 ,  H01L2224/4569 ,  H01L2224/49 ,  H01L2224/73267 ,  H01L2225/06524 ,  H01L2225/06548 ,  H01L2225/06558 ,  H01L2225/1035 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/182 ,  H01L2924/191 ,  H01L2924/19107 ,  H05K3/4046 ,  H05K2201/10287 ,  H05K2203/1461 ,  H01L2224/48 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/01049

Abstract: A method for making a microelectronic unit (10) includes forming wire bonds (32) on a conductive bonding surface (30') of a patternable metallic element (28'). The wire bonds are formed having bases (34) joined to the first surface and end surfaces (38) remote from the first surface. The wire bonds have edge surfaces (36) extending between the bases and the end surfaces. The method also includes forming a dielectric encapsulation layer (42) over a portion of the first surface of the conductive layer and over portions of the wire bonds such that unencapsulated portions of the wire bonds are defined by end surfaces or portions of the edge surfaces that are uncovered by the encapsulation layer. The metallic element is patterned to form first conductive elements (28) beneath the wire bonds and insulated from one another by portions of the encapsulation layer.

Abstract translation: 制造微电子单元（10）的方法包括在可图案化金属元件（28'）的导电接合表面（30'）上形成引线接合（32）。 线接合形成有与第一表面和远离第一表面的端面（38）接合的基部（34）。 线接合具有在基部和端面之间延伸的边缘表面（36）。 该方法还包括在导电层的第一表面的一部分上形成电介质封装层（42），并且在引线的部分上键合，使得引线接合的未封装部分由端表面或边缘表面的部分限定， 被封装层覆盖。 金属元件被图案化以在引线键合之下形成第一导电元件（28），并且通过封装层的一部分彼此绝缘。

公开(公告)号：WO2012023228A1

公开(公告)日：2012-02-23

申请号：PCT/JP2011/003055

申请日：2011-05-31

Applicant: パナソニック株式会社 ,  水谷 篤人 ,  藤本 博昭

Inventor： 水谷　篤人 ,  藤本　博昭

IPC: H01L21/60 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L24/48 ,  H01L24/05 ,  H01L24/29 ,  H01L24/45 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/92 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05553 ,  H01L2224/05599 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/0603 ,  H01L2224/2919 ,  H01L2224/29339 ,  H01L2224/32225 ,  H01L2224/32227 ,  H01L2224/45015 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/48227 ,  H01L2224/48453 ,  H01L2224/48465 ,  H01L2224/49 ,  H01L2224/73265 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/0665 ,  H01L2924/07025 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　半導体装置（２５）は、半導体チップ（４）と、半導体チップ（４）の主面の周縁部上に形成された外部パッド（７）と、主面上であって、外部パッド（７）よりも内側に形成された複数の内部パッド（８及び９）と、主面上を覆い、外部パッド（７）上及び複数の内部パッド（８及び９）上に開口を有する保護膜（６）と、内部パッド同士を電気的に接続する第１の金属細線（１６）とを備える。複数の内部パッド（８及び９）は、外部パッド（７）よりも小さい。

Abstract translation: 半导体器件（25）包括：半导体芯片（4）; 形成在半导体芯片（4）的主表面的周边部分上的外垫（7）; 形成在主表面上的外垫（7）内的多个内垫（8,9）; 覆盖主表面并且具有在外垫（7）上方的开口和多个内垫（8,9）的保护膜（6）; 以及将内部衬垫彼此电连接的第一细金属丝（16）。 多个内垫（8,9）小于外垫（7）。

公开(公告)号：WO2011095708A1

公开(公告)日：2011-08-11

申请号：PCT/FR2011/000065

申请日：2011-02-02

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  VICARD, Dominique ,  BRUN, Jean

Inventor： VICARD, Dominique ,  BRUN, Jean

IPC: D03D9/00 ,  D03D15/00 ,  H01L21/60 ,  H01L21/98 ,  H01L25/065

CPC classification number: H01L29/0657 ,  D03D1/0088 ,  D03D9/00 ,  D03D15/00 ,  D10B2401/16 ,  D10B2401/18 ,  D10B2501/00 ,  H01L24/48 ,  H01L24/49 ,  H01L24/72 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/4807 ,  H01L2224/49 ,  H01L2224/858 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/12041 ,  H01L2924/14 ,  Y10T29/49002 ,  H01L2924/00 ,  H01L2224/45099

Abstract: L'invention concerne un procédé d'assemblage d'un dispositif sur deux fils (18a, 18b) tendus sensiblement parallèles. Le dispositif comprend une puce électronique et deux rainures (4a, 4b) sensiblement parallèles ouvertes sur des côtés opposés du dispositif. L'écartement des rainures correspond à l ' écartement des fils. Le dispositif présente une forme pénétrante le long d'un axe perpendiculaire au plan des rainures, ayant une base au niveau des rainures et un sommet (1) de dimension inférieure à l'écartement des fils. Le procédé comprend les étapes consistant à placer le sommet (1) du dispositif entre les deux fils; à déplacer le dispositif entre les deux fils, d'où il résulte que les fils sont écartés par la forme pénétrante du dispositif; et à continuer le déplacement du dispositif jusqu'à ce que les fils pénètrent dans les rainures en revenant vers leur écartement initial.

Abstract translation: 本发明涉及一种用于在两个基本上平行的延伸螺纹（18a，18b）上组装装置的方法。 该装置包括电子芯片和在装置的相对侧上的两个基本上平行的开放的凹槽（4a，4b）。 槽的间距对应于螺纹的间距。 该装置具有沿着垂直于凹槽平面的轴线穿透的形状，所述形状在凹槽上具有基部，并且具有小于螺纹间隔的顶部（1）。 该方法包括以下步骤：将设备的顶部（1）放置在两个螺纹之间; 在两个螺纹之间移动设备，从而使螺纹通过设备的穿透形状间隔开; 并且继续该装置的运动，直到螺纹穿过凹槽，同时返回其初始间隔。

公开(公告)号：WO2009026998A3

公开(公告)日：2009-04-23

申请号：PCT/EP2008006011

申请日：2008-07-23

Applicant: ATT TECHNOLOGY GMBH ,  WYSS ROGER

Inventor： WYSS ROGER

IPC: H01L23/498

CPC classification number: H01L23/49855 ,  G06K19/07749 ,  G06K19/0775 ,  H01L23/3121 ,  H01L23/49816 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48458 ,  H01L2224/4847 ,  H01L2224/48471 ,  H01L2224/48507 ,  H01L2224/49 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01327 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A connection of an RF chip (1) comprising pads (2; 2') is established by connecting said pads (2; 2') to substrate and strip conductors in an opening (10a; 10f) of a laminate. The connection to the strip conductors (3, 31) integrated into the substrate (4) is established via the chip pads (2). Once the connection has been established, the opening (10, 10', 10f) comprising the chip and the pads is filled with a sealing material that increases the compressive strength of the entire chip module. Preferably, the strip conductor structures are formed once the connection process of the chip (1) has been completed, thus significantly improving the cost efficiency and quality of the chip, simplifying the production processes, and optimizing a permanent safe connection between the chip and the strip conductors. Said connections can also be perfectly used in tough environments, e.g. in laundries.

Abstract translation: 与层叠基板和导体轨迹连接，在一个开口（10A 10F）的RF芯片的化合物（1）具有焊盘（2; 2“）（通过这些焊盘2：2）中产生，”。 该连接是在芯片焊盘（2）与衬底由（4）集成导体路径（3，31）。 的连接完成后，所述开口（10，10”，10F）被铸造与所述芯片，并用密封材料，这增加了整个芯片模块的抗压强度的垫。 导体轨道结构的形成的芯片（1）的完整的连接过程后，优选进行。 效率和芯片的质量和制造工艺从而大大改进和简化，并在芯片和互连之间的永久安全连接被优化。 使用这些化合物等，即使在恶劣的环境中，例如，洗衣店，完全给出。

公开(公告)号：WO2009026998A2

公开(公告)日：2009-03-05

申请号：PCT/EP2008/006011

申请日：2008-07-23

Applicant: ATT TECHNOLOGY GMBH ,  WYSS, Roger

Inventor： WYSS, Roger

IPC: H01L23/498

CPC classification number: H01L23/49855 ,  G06K19/07749 ,  G06K19/0775 ,  H01L23/3121 ,  H01L23/49816 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48458 ,  H01L2224/4847 ,  H01L2224/48471 ,  H01L2224/48507 ,  H01L2224/49 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01327 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: Eine Verbindung eines RF- Chips (1 ) mit Anschlussflächen (2; 2') wird erzeugt, indem diese Anschlussflächen (2; 2') in eine Öffnung (10a; 10f) eines Laminates mit Substrat und Leiterbahnen verbunden wird. Die Verbindung erfolgt über die Chipanschlussflächen (2) mit den im Substrat (4) integrierten Leiterbahnen (3, 31). Nach der Vollendung der Verbindung wird die Öffnung (10, 10', 10f) mit dem Chip und den Anschlussflächen mit einer dichtende Masse ausgegossen, welche die Druckfestigkeit des gesamtem Chipmodul erhöht. Die Bildung der Leiterbahnstrukturen erfolgt bevorzugt nach dem vollständigen Verbindungsprozess des Chips (1 ). Die Wirtschaftlichkeit und Qualität des Chips und der Herstellungsprozesse wird damit erheblich verbessert und vereinfacht, auch eine dauerhafte sichere Verbindung zwischen dem Chip und den Leiterbahnen wird optimiert. Der Einsatz dieser Verbindungen ist auch in rauer Umgebung, zum Beispiel Wäschereien etc., vollauf gegeben.

Abstract translation:

RF芯片（1）与Anschlussfl＆AUML的化合物;陈（2; 2 '）通过本Anschlussfl＆AUML产生;陈（2; 2'）在＆Ouml;开口（10A; 10F ）与衬底和互连的层压板连接。 与基板陈（2）（4）集成导体路径（3，31）;所述连接是通过所述Chipanschlussfl＆AUML制成。 在完成连接之后，带有芯片和焊盘的开口（10,10'，10f）填充有密封剂，其增加了整个芯片模块的压缩强度。 导体轨道结构的形成优选在芯片（1）的完整连接过程之后进行。 芯片和制造工艺的成本效益和质量因此得到显着改善和简化，并且芯片和轨道之间的永久安全连接被优化。 这些化合物的使用在苛刻的环境中也是完整的，例如洗衣等。

公开(公告)号：WO2008136327A1

公开(公告)日：2008-11-13

申请号：PCT/JP2008/057859

申请日：2008-04-23

Applicant: 日立化成工業株式会社 ,  江尻 芳則 ,  畠山 修一 ,  有家 茂晴 ,  長谷川 清

Inventor： 江尻 芳則 ,  畠山 修一 ,  有家 茂晴 ,  長谷川 清

IPC: C23C18/52 ,  H01L23/12

CPC classification number: C23C18/1651 ,  C23C18/1837 ,  C23C18/42 ,  C23C18/54 ,  H01L21/4846 ,  H01L21/561 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/544 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/97 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/16225 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81121 ,  H01L2224/81801 ,  H01L2224/83385 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01016 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01031 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01057 ,  H01L2924/01061 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01088 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/351 ,  H05K3/244 ,  H05K2203/072 ,  H05K2203/073 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/20752 ,  H01L2924/00015 ,  H01L2224/05599 ,  H01L2224/0401

Abstract: 　置換金めっき皮膜を有する接続端子の接続信頼性を改善する。 　導体層と、無電解ニッケルめっき皮膜と、純度が９９質量％以上の置換又は無電解パラジウムめっき皮膜である第１のパラジウムめっき皮膜と、純度が９０質量％以上９９質量％未満の無電解パラジウムめっき皮膜である第２のパラジウムめっき皮膜と、置換金めっき皮膜と、を有し、無電解ニッケルめっき皮膜、第１のパラジウムめっき皮膜、第２のパラジウムめっき皮膜及び置換金めっき皮膜が導体層の一方面側においてこの順序に積層され、置換金めっき皮膜が導体層とは反対側の最表層に位置している、接続端子。

Abstract translation: 具有浸金镀膜的连接端子的连接可靠性得到改善。 连接端子设有导体层; 化学镀镍膜; 第一钯镀膜，即纯度为99质量％以上的浸渍或无电解镀钯膜; 第二钯镀膜，即纯度为90质量％以上且99质量％以下的无电镀钯膜; 和浸金镀膜。 在连接端子中，将化学镀镍膜，第一钯电镀膜，第二钯电镀膜和浸镀金镀膜依次层叠在导体层的一侧，浸渍镀金层位于 在与导体层相对的一侧的最上层。

公开(公告)号：WO2008074446A1

公开(公告)日：2008-06-26

申请号：PCT/EP2007/011062

申请日：2007-12-17

Applicant: ATMEL GERMANY GMBH ,  PANNWITZ, Axel ,  LIEBERMANN, Fred

Inventor： PANNWITZ, Axel ,  LIEBERMANN, Fred

IPC: H01L23/49 ,  H01L23/66 ,  H01L23/495

CPC classification number: H01L23/66 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2223/6611 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48011 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49 ,  H01L2224/73265 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/0102 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19107 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/20652 ,  H01L2924/00012 ,  H01L2924/00

Abstract: Die vorliegende Erfindung betrifft ein Halbleiterbauelement (10), insbesondere für LIN-Bussysteme, mit einem integrierten Schaltkreis (12), der auf einer Oberseite mehrere Anschlussflächen (20) für eine Ein- und/oder Auskopplung elektrischer Signale aufweist; sowie mit mehreren elektrisch leitfähigen Kontaktzungen (22, 42, 46), die zumindest teilweise mit Verbindungs-Bonddrähten (24) an jeweils zugeordnete Anschlussflächen (20) des integrierten Schaltkreises (12) elektrisch angeschlossen sind; Erfindungsgemäß ist vorgesehen, dass benachbart zu einem Verbindungs-Bonddraht (24) ein Abschirm-Bonddraht (28) vorgesehen ist, der mit beiden Enden auf einem einheitlichen elektrischen Potential, insbesondere auf einer der Kontaktzungen (22, 42, 46), angeordnet ist. Verwendung für elektronische Schaltkreise.

Abstract translation: 本发明涉及一种半导体器件（10），特别是用于LIN总线系统，具有在其上表面上的多个焊盘（20），用于输入和/或电信号的输出耦合的集成电路（12）; 和多个导电的接触舌片（22，42，46）至少部分地与连接接合线（24）的电连接到所述集成电路的各自相关联的连接表面（20）（12）; 根据本发明，提供的是邻近的连接键合引线（24），屏蔽接合线（28）被提供，其被连接到上均匀的电势结束时，特别是在接触舌（22，42，46）布置的一个。 使用电子电路。

公开(公告)号：WO2006126252A1

公开(公告)日：2006-11-30

申请号：PCT/JP2005/009417

申请日：2005-05-24

Applicant: 富士通株式会社 ,  竹内 周一

Inventor： 竹内 周一

IPC: H01L21/60 ,  G06K19/07 ,  G06K19/077

CPC classification number: G06K19/07749 ,  G06K19/0775 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/4847 ,  H01L2224/48599 ,  H01L2224/49 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H05K3/3426 ,  H05K2201/10386 ,  H05K2201/10636 ,  H05K2201/10651 ,  Y02P70/611 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: A mounting structure for an IC tag where an IC chip (10) for mounting purpose is mounted electrically connected with antenna patterns (44a, 44b). The structure facilitates assembling work where the IC chip (10) is mounted on the antenna patterns (44a, 44b), reducing production costs of the IC tag. In the IC chip (10), conductive wires (12a, 12b) are wound around an IC chip (20), with the IC chip (10) being mechanically in contact with and electrically connected to electrodes formed on the IC chip (20), so as to circle the outer surfaces between opposite sides of the IC chip (20), and the IC chip (10) is joined to the antenna patterns (44a, 44b) via the conductive wires (12a, 12b).

Abstract translation: 用于安装目的的IC芯片（10）与天线图案（44a，44b）电连接的用于IC标签的安装结构。 该结构有助于将IC芯片（10）安装在天线图案（44a，44b）上的组装工作，降低IC标签的生产成本。 在IC芯片（10）中，导线（12a，12b）缠绕在IC芯片（20）上，IC芯片（10）机械地与IC芯片（20）上形成的电极接触并电连接， ，以便使IC芯片（20）的相对侧之间的外表面环绕，并且通过导线（12a，12b）将IC芯片（10）接合到天线图案（44a，44b）。

公开(公告)号：WO2005106954A2

公开(公告)日：2005-11-10

申请号：PCT/EP2005002708

申请日：2005-03-14

Applicant: EUPEC GMBH & CO KG ,  BAYERER REINHOLD

Inventor： BAYERER REINHOLD

IPC: H01L23/367 ,  H01L23/373 ,  H01L25/07

CPC classification number: H01L24/49 ,  H01L23/3735 ,  H01L24/45 ,  H01L24/48 ,  H01L25/072 ,  H01L2224/05554 ,  H01L2224/45147 ,  H01L2224/45169 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/48137 ,  H01L2224/49 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/10161 ,  H01L2924/13055 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00

Abstract: The power semiconductor circuit comprises a power semiconductor module (2) provided in the form of a flat module. In order to utilize the design possibilities resulting therefrom and to provide a power semiconductor circuit that is characterized by having an automatable production and a particularly space-saving design. To this end, the flat module, with its substrate (11), is glued by means of a heat conducting adhesive (20) directly onto a heat conducting base plate (1) that acts as a cooling element (5).

Abstract translation: 所述功率半导体电路包括Leistungschalbleitermodul（2），其被设计为平坦的组件。 为了使用所得到的伊甸从而设计方案，并提供一种电力半导体电路，其特点是一个自动化的生产和特别节省空间的设计，它提供的是，平坦组件与其底物（11）由导热性粘接剂（20）直接连接到一个装置（作为冷却元件 5）作用wärmleitende底板（1）被胶合。