公开(公告)号：CN105280574B

公开(公告)日：2018-12-04

申请号：CN201410337955.6

申请日：2014-07-16

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成

IPC: H01L23/31 ,  H01L21/56

Abstract: 本发明涉及一种元件嵌入式封装结构及其制造方法。所述元件嵌入式封装结构包含：载体，所述载体具有上表面及相对于所述上表面的下表面；粘着层，其设置于所述载体的上表面上；至少一个裸片，其通过所述粘着层附着于所述载体上，所述至少一个裸片具有至少一个接垫；第一电介质层，其通过所述粘着层附着于所述载体上，所述第一电介质层具有容纳所述至少一个裸片的开口；以及第二电介质层，其设置在所述第一电介质层上，其中至少部分所述第二电介质层填入所述开口且围绕所述至少一个裸片，所述第二电介质层具有至少一个开口，其露出所述至少一个裸片的所述接垫。

公开(公告)号：CN108269777A

公开(公告)日：2018-07-10

申请号：CN201711084923.X

申请日：2017-11-07

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成 ,  苏洹漳

IPC: H01L23/492 ,  H01L23/495 ,  H01L23/31 ,  H01L21/48

Abstract: 一种衬底包含第一介电结构、第一电路层、第二介电结构和第二电路层。所述第一电路层内嵌于所述第一介电结构中，且并不从所述第一介电结构的第一表面突出。所述第二介电结构安置于所述第一介电结构的所述第一表面上。所述第二电路层内嵌于所述第二介电结构中，且电连接到所述第一电路层。所述第二电路层的第一表面大体上与所述第二介电结构的第一表面共面，且所述第一电路层的第一表面的表面粗糙度值不同于所述第二电路层的所述第一表面的表面粗糙度值。

公开(公告)号：CN106158814B

公开(公告)日：2018-06-29

申请号：CN201510127293.4

申请日：2015-03-23

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成

IPC: H01L23/498 ,  H01L21/48 ,  H05K1/18

CPC classification number: H05K1/186 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L2924/0002 ,  H05K3/007 ,  H05K3/34 ,  H05K2203/06 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置衬底和其制造方法。所述半导体装置衬底包括第一介电层、第二介电层和电子组件。所述第一介电层包括主体部分和从所述主体部分的第一表面突出的壁部分。所述壁部分具有末端。所述第二介电层具有第一表面和相对的第二表面。所述第二介电层的所述第一表面邻接于所述主体部分的所述第一表面。所述第二介电层围绕所述壁部分。所述壁部分的所述末端延伸超出所述第二介电层的所述第二表面。所述电子组件包括第一电触点和第二电触点。所述电子组件的至少一部分被所述壁部分围绕。

公开(公告)号：CN108155171A

公开(公告)日：2018-06-12

申请号：CN201711128390.0

申请日：2017-11-15

Applicant: 日月光半导体制造股份有限公司

Inventor： 林家祺 ,  李志成 ,  田兴国 ,  杨智勇

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H01L23/49822 ,  H01L21/481 ,  H01L21/4857 ,  H01L23/13 ,  H01L23/5383 ,  H01L2224/16225 ,  H05K1/183 ,  H05K3/002 ,  H05K3/0032 ,  H05K3/0047 ,  H05K3/4602 ,  H05K3/4688 ,  H05K3/4697 ,  H05K2201/09845 ,  H05K2201/09863 ,  H05K2203/308 ,  H01L23/49838

Abstract: 本公开揭露一种半导体装置及制造半导体装置的方法。半导体装置包括：内连接结构及电介质层。电介质层围绕所述内连接结构并且定义一第一凹穴。第一凹穴系由电介质层的第一侧壁、第二侧壁和第一表面定义。第一侧壁系自第二侧壁横向移位(laterally displaced)。

公开(公告)号：CN106229270A

公开(公告)日：2016-12-14

申请号：CN201610668668.2

申请日：2013-03-29

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成 ,  赖逸少 ,  施佑霖

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/488 ,  H01L25/065

CPC classification number: H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L25/0655 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 一种堆迭式封装及其制造方法。方法包括以下步骤。形成一封装结构，方法包括以下步骤。提供一第一基板。第一基板包含一第一表面及相对第一表面的一第二表面。于第一基板的第一表面上配置一芯片。于第一基板的第一表面上配置数个导电球。形成一封装体，包覆第一基板的第一表面、芯片及导电球。封装体具有数个开口并露出导电球。形成包含相对的一下表面及一上表面的一第二基板，方法包括以下步骤。形成数个导电柱凸出于一介电结构的一第一介电表面。形成数个导电接点露出于介电结构的一第二介电表面。第一介电表面是相对于第二介电表面。第二基板的上表面包括第二介电表面。导电柱与导电接点彼此电性连结。经由数个焊料材料物理连接并电性连接封装结构的导电球与第二基板的导电柱。

公开(公告)号：CN106158773A

公开(公告)日：2016-11-23

申请号：CN201510145566.8

申请日：2015-03-31

Applicant: 日月光半导体制造股份有限公司

Inventor： 施佑霖 ,  李志成

IPC: H01L23/31 ,  H01L23/48 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L21/288 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76805 ,  H01L21/76838 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/83 ,  H01L2221/68345 ,  H01L2221/68372 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/838 ,  H01L2224/92144

Abstract: 本发明涉及半导体封装及其制作方法。所述半导体封装包含囊封层、电介质层、组件和第一经图案化导电层。所述囊封层具有第一表面。所述组件在所述囊封层内且具有前表面和所述前表面上的多个衬垫。所述电介质层在所述囊封层的所述第一表面上，且界定多个通孔；其中所述组件的所述多个衬垫抵靠所述电介质层；且其中所述电介质层具有与所述囊封层的所述第一表面相对的第二表面。多个通孔中的每一者从所述电介质层的所述第二表面延伸到所述多个所述衬垫中的相应一者。所述第一经图案化导电层在所述电介质层内且包围所述通孔。

公开(公告)号：CN103151317B

公开(公告)日：2015-12-23

申请号：CN201310056183.4

申请日：2013-02-21

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成 ,  赖逸少 ,  施佑霖

IPC: H01L23/10 ,  H01L21/58

CPC classification number: H01L24/73 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/00014

Abstract: 本发明的实施例提供半导体封装结构及其制造方法。半导体封装结构包括一基板、一第一半导体元件、一第二半导体元件以及一第一黏着层。第一半导体元件设置在基板上，第一半导体元件具有一侧面。第二半导体元件相邻于第一半导体元件设置在基板上，第二半导体元件具有相对于第一半导体元件的侧面的一侧面。第一黏着层设置在第一半导体元件和第二半导体元件之间，仅黏着第一半导体元件的侧面和第二半导体元件的侧面。

公开(公告)号：CN105140198A

公开(公告)日：2015-12-09

申请号：CN201410234083.0

申请日：2014-05-29

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成 ,  苏洹漳 ,  何政霖 ,  吴崇铭 ,  颜尤龙

IPC: H01L23/482 ,  H01L23/522 ,  H01L21/48 ,  H01L21/768

CPC classification number: H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/565 ,  H01L21/6835 ,  H01L21/76801 ,  H01L21/76877 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/3142 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/11 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/11334 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16113 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/81801 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本发明涉及一种半导体衬底、半导体封装结构及其制造方法。半导体衬底包含：第一图案化金属层、第二图案化金属层、第一电介质层、第二电介质层以及载体层。第二图案化金属层位于第一图案化金属层下方。第一电介质层位于第一图案化金属层与第二图案化金属层之间。第一电介质层包含至少一个导通孔。所述至少一个导通孔从第一图案化金属层延伸到第二图案化金属层。所述至少一个导通孔将第一图案化金属层电连接到第二图案化金属层。第二电介质层邻接于第一电介质层。第二电介质层包覆第二图案化金属层。第二电介质层具有多个第一开口以暴露所述第二图案化金属层。载体层邻接于第二电介质层并具有多个第二开口。所述第二开口中的每一者的位置与所述第一开口中的每一者的位置实质上相对应。

公开(公告)号：CN104576620A

公开(公告)日：2015-04-29

申请号：CN201310499364.4

申请日：2013-10-22

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成 ,  苏洹漳 ,  田兴国

IPC: H01L25/00 ,  H01L23/13 ,  H01L21/50

CPC classification number: H01L24/82 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/15159 ,  H01L2924/19105 ,  H01L2924/3511 ,  H01L2924/00012

Abstract: 一种半导体封装结构，包括一第一基板、一第二基板、一第一电子元件、一第二电子元件、一绝缘材料以及一布线结构。第一基板具有至少一第一贯孔与一第一上表面。第二基板具有一第二上表面，第二基板配置于第一基板之下。第一电子元件配置于至少一第一贯孔内。第二电子元件配置于第一上表面，且第二电子元件的厚度小于第一电子元件的厚度。绝缘材料配置于第一上表面上且环绕第一电子元件与第二电子元件。布线结构配置于绝缘材料上，其中布线结构包括一图案化导电层，且图案化导电层电性连接第一电子元件与第二电子元件。

公开(公告)号：CN104241219A

公开(公告)日：2014-12-24

申请号：CN201410424606.8

申请日：2014-08-26

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成

IPC: H01L23/31 ,  H01L23/367 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/5389 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/13 ,  H01L23/36 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/552 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L2221/68318 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/16147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/18 ,  H01L2224/215 ,  H01L2224/24145 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2225/06517 ,  H01L2225/06589 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/15153 ,  H01L2924/15313 ,  H01L2924/18162 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本发明涉及一种元件嵌入式封装结构和其制造方法。所述元件嵌入式封装结构包含：衬底，具有第一表面和相对于所述第一表面的第二表面，和从所述第一表面延伸到所述第二表面的通孔；第一电性互连件，从所述第一表面延伸到所述第二表面；第一图案化导电层设置于所述第一表面上；第二图案化导电层设置于所述第二表面上，透过所述第一电性互连件与所述第一图案化导电层电性连接；至少一个裸片设置于所述通孔中，所述裸片具有主动面和相对于所述主动面的背面，所述裸片的背面是露出于所述衬底的第二表面；第一介电层，填入所述裸片与所述通孔的侧壁之间的空隙并且覆盖所述裸片的所述主动面和所述衬底的第一表面；第三图案化导电层设置于所述第一介电层的表面上，透过第二电性互连件与所述裸片电性连接；以及金属层，直接设置于所述裸片的背面上。