-
公开(公告)号:CN100421533C
公开(公告)日:2008-09-24
申请号:CN200410101778.8
申请日:2004-12-22
Applicant: 株式会社东芝
CPC classification number: H05K3/207 , G03G15/224 , G03G15/225 , G03G15/6585 , G03G15/6591 , H05K3/1266 , H05K3/246 , H05K3/4664 , H05K2201/0212 , H05K2201/0215 , H05K2201/0347 , H05K2203/0517
Abstract: 按照本发明的一个形态,提供下述的电子电路的制造方法:以堆叠树脂层的方式反复进行多次树脂层形成工序,在基体构件上形成全部的上述树脂层一体化了的、具有预定的厚度的树脂层,上述的树脂层形成工序具备下述工序:使感光体的表面带电的工序;在已带电的感光体的表面上形成预定的图形的静电潜像的工序;在形成了上述静电潜像的上述感光体的表面上以静电的方式附着由树脂构成的荷电粒子以形成可视像的工序;将在上述感光体的表面上形成的由上述荷电粒子构成的可视像复制到基体构件上的工序;以及使已复制到上述基体构件上的上述可视像在上述基体构件上进行定影从而在上述基体构件上形成树脂层的工序。
-
公开(公告)号:CN1770446A
公开(公告)日:2006-05-10
申请号:CN200510129101.X
申请日:2005-08-17
Applicant: 株式会社东芝
IPC: H01L25/00 , H01L23/488 , H01L31/12 , G02B6/42
CPC classification number: H01L2924/0002 , H01L2924/15174 , H01L2924/15192 , H01L2924/15311 , H01L2924/00
Abstract: 本发明的一种实施方式,提供一种带有接口模块的LSI封装,其特征在于,具备:装载信号处理LSI并具有安装板连接用电端子的内插板、以及具有用于对高速信号进行外部布线的传输线路和与安装板连接用插座对应的插座连接用电端子的接口模块;其中,上述内插板和上述接口模块分别具有环形电极和平板电极中的至少任意一个;上述内插板和上述接口模块通过利用上述环形电极和上述平板电极中的至少任意一个进行感应耦合、静电耦合以及它们的复合耦合而进行电连接。
-
公开(公告)号:CN1747154A
公开(公告)日:2006-03-15
申请号:CN200510102579.3
申请日:2005-09-12
Applicant: 株式会社东芝
IPC: H01L23/00 , H01L21/00 , H01L25/065
CPC classification number: H01L21/6835 , H01L21/76898
Abstract: 晶片支持板由紫外线可透过的玻璃或树脂形成为大致圆板状,其外径比要支持的半导体晶片的外径大。在晶片支持板上,与在半导体晶片上形成的多个贯通孔相对应地形成有多个开口。这些开口的开口面积比贯通孔的开口面积更宽广,即,开口直径更大。
-
公开(公告)号:CN1713407A
公开(公告)日:2005-12-28
申请号:CN200510077091.X
申请日:2005-06-15
Applicant: 株式会社东芝
IPC: H01L51/00 , H01L51/20 , H01L51/40 , H01L29/786
CPC classification number: H01L51/0015 , H01L51/0003 , H01L51/0017 , H01L51/0541 , H01L51/0545
Abstract: 本发明提供一种有机半导体元件,具备有机半导体层,和向该有机半导体层供给电流或电场的电极。有机半导体层由有机半导体粒子的热熔粘层构成。有机半导体粒子的热熔粘层,例如采用电子照相方式使有机半导体粒子附着在成为衬底的层上后,通过加热该有机半导体粒子的附着层而使其热熔粘而形成。采用如此的有机半导体元件及其制造方法,能够在不损伤元件结构的微细化或利用直接描绘的低成本性等的情况下,提高元件制造效率。
-
公开(公告)号:CN100524744C
公开(公告)日:2009-08-05
申请号:CN02122159.6
申请日:2002-05-31
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L23/50
CPC classification number: H01L23/5382 , H01L25/0657 , H01L25/105 , H01L2224/16
Abstract: 在形成有同一图案的芯片连接用配线4的第1~第4PTP基板5a~5d上,安装DRAM芯片3a~3d。把安装芯片后的各PTP基板5a~5d,和分别形成有不同图案的层间连接用配线6的第1~第4的各IVH基板7a~7d,沿着它们的厚度方向交替层叠。
-
公开(公告)号:CN1316860C
公开(公告)日:2007-05-16
申请号:CN200410103437.4
申请日:2004-12-27
Applicant: 株式会社东芝
CPC classification number: H05K3/246 , G03G15/6585 , H01L23/49883 , H01L2924/0002 , H05K1/095 , H05K3/1266 , H05K3/4664 , H05K2201/0212 , H05K2201/0347 , H05K2203/0517 , Y10T29/49128 , Y10T29/49155 , Y10T29/49158 , Y10T29/4916 , Y10T428/12097 , Y10T428/12104 , Y10T428/12111 , Y10T428/24917 , H01L2924/00
Abstract: 根据本发明的一实施形式,提供一种含金属的树脂颗粒,其特征为由含有大于或等于50重量%的热固化性树脂并且具有以重量计500~14500ppm吸湿量的树脂,和在所述树脂中含有的金属微粒形成。
-
公开(公告)号:CN1694248A
公开(公告)日:2005-11-09
申请号:CN200510066346.2
申请日:2005-04-22
Applicant: 株式会社东芝
CPC classification number: H01L24/34 , H01L21/486 , H01L23/49816 , H01L23/5389 , H01L24/37 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16237 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/37147 , H01L2224/37599 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/73204 , H01L2224/73265 , H01L2224/81192 , H01L2224/81801 , H01L2224/82 , H01L2224/83192 , H01L2224/8385 , H01L2224/85 , H01L2224/86 , H01L2224/92 , H01L2224/92247 , H01L2225/06568 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/12041 , H01L2924/12042 , H01L2924/15311 , H01L2924/16152 , H01L2924/181 , H01L2924/3511 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的目的是提供结构上的通用性提高了的、不管是在单个地使用或层叠了多个地使用的情况下都可使用、能高效地且低成本地、容易地制造的半导体器件。在芯片安装基体材料2的一个主面2a上设置了至少1条第1布线5。在基体材料2的另一个主面2b上设置了至少1条第2布线6。至少1个半导体元件1电连接到至少1条第1布线5上地安装在基体材料2的一个主面2a上。在基体材料2的一个主面2a上以覆盖半导体元件1和第1布线5的方式设置了密封树脂10。在密封树脂10的表面上设置了至少1条第3布线13。在密封树脂10和基体材料2的内部设置了至少1条第4布线15,该第4布线15电连接到第1布线5、第2布线6和第3布线13上。
-
公开(公告)号:CN1519920A
公开(公告)日:2004-08-11
申请号:CN200410000445.6
申请日:2004-01-20
Applicant: 株式会社东芝
CPC classification number: H01L24/97 , H01L23/3128 , H01L23/5384 , H01L23/5389 , H01L24/24 , H01L24/25 , H01L24/82 , H01L24/96 , H01L25/105 , H01L2224/04105 , H01L2224/12105 , H01L2224/2402 , H01L2224/24226 , H01L2224/2518 , H01L2224/32245 , H01L2224/73267 , H01L2224/92 , H01L2224/92244 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2225/1094 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/15311 , H01L2924/30107 , H01L2924/3511 , H01L2224/83 , H01L2224/82
Abstract: 本发明提供具有低价格且可对每一个半导体芯片进行测试而且没有芯片尺寸的制约的叠层CSP的半导体器件。把半导体芯片1的底面的整个面粘接到第1绝缘薄膜4上,把第2绝缘薄膜5粘接到半导体芯片1的上表面的整个面和第1绝缘薄膜4上。形成贯通第2绝缘薄膜5使半导体芯片1的上表面露出来的第1孔8,和贯通第1绝缘薄膜4和第2绝缘薄膜5的第2孔9和10。向第1孔8内埋入第1导体11,向第2孔9和10内埋入第2导体12和13。在第1绝缘薄膜4的表面之上形成电连到第2导体12和13上的第1布线15,在第绝缘薄膜5的表面之上形成电连到第1导体11和第2导体12和13上的第2布线14。
-
公开(公告)号:CN100447995C
公开(公告)日:2008-12-31
申请号:CN200510066346.2
申请日:2005-04-22
Applicant: 株式会社东芝
CPC classification number: H01L24/34 , H01L21/486 , H01L23/49816 , H01L23/5389 , H01L24/37 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16237 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/37147 , H01L2224/37599 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/73204 , H01L2224/73265 , H01L2224/81192 , H01L2224/81801 , H01L2224/82 , H01L2224/83192 , H01L2224/8385 , H01L2224/85 , H01L2224/86 , H01L2224/92 , H01L2224/92247 , H01L2225/06568 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/12041 , H01L2924/12042 , H01L2924/15311 , H01L2924/16152 , H01L2924/181 , H01L2924/3511 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的目的是提供结构上的通用性提高了的、不管是在单个地使用或层叠了多个地使用的情况下都可使用、能高效地且低成本地、容易地制造的半导体器件。在芯片安装基体材料2的一个主面2a上设置了至少1条第1布线5。在基体材料2的另一个主面2b上设置了至少1条第2布线6。至少1个半导体元件1电连接到至少1条第1布线5上地安装在基体材料2的一个主面2a上。在基体材料2的一个主面2a上以覆盖半导体元件1和第1布线5的方式设置了密封树脂10。在密封树脂10的表面上设置了至少1条第3布线13。在密封树脂10和基体材料2的内部设置了至少1条第4布线15,该第4布线15电连接到第1布线5、第2布线6和第3布线13上。
-
公开(公告)号:CN100426540C
公开(公告)日:2008-10-15
申请号:CN200510087781.3
申请日:2005-08-08
Applicant: 株式会社东芝
IPC: H01L33/00 , H01L31/00 , H01L25/00 , H01L23/488
CPC classification number: G02B6/3644 , G02B6/3652 , G02B6/4201 , G02B6/4253 , G02B6/4255 , G02B6/428 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00011 , H01L2924/00014 , H01L2924/1305 , H01L2924/15311 , H05K1/0274 , H01L2924/00 , H01L2224/0401
Abstract: 本发明提供一种光半导体模块,其具备具有光传送路的定位部、配置在该定位部上的光传送路的一端面露出的光半导体搭载面以及形成在光半导体搭载面上的布线层的导向单元。光半导体元件,以其发光面或受光面与光传送路的一端面对向的方式,搭载在导向单元的光半导体搭载面上,并且与布线层电连接。驱动光半导体元件的驱动用半导体元件,与光半导体元件相邻地配置,内置在光半导体模块内。
-
-
-
-
-
-
-
-
-