公开(公告)号：KR102225809B1

公开(公告)日：2021-03-11

申请号：KR1020167007754A

申请日：2014-09-25

申请人： 주식회사 다이셀

发明人： 히로키 다나카 ,  가츠히로 나카구치

IPC分类号： H01L25/065 ,  C08G59/20 ,  C08G59/68 ,  C08L63/00 ,  H01L21/56 ,  H01L23/00 ,  H01L23/29 ,  H01L23/538

CPC分类号： C08G59/245 ,  C08G59/20 ,  C08G59/226 ,  C08G59/24 ,  C08G59/4064 ,  C08G59/68 ,  C08G59/687 ,  C08K3/36 ,  C08K5/5425 ,  C08L63/00 ,  H01L21/561 ,  H01L21/565 ,  H01L23/295 ,  H01L23/3142 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L21/568 ,  H01L21/78 ,  H01L2224/04105 ,  H01L2224/24146 ,  H01L2224/32145 ,  H01L2224/73267 ,  H01L2224/9202 ,  H01L2224/92244 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L23/293 ,  H01L2924/18162

摘要： 본 발명은 COW 프로세스에 있어서 두께가 얇은 저배화된 삼차원 반도체 집적 소자 장치를 제조함에 있어서 유용한 충전재, 및 상기 충전재를 형성하는 경화성 조성물을 제공한다. 본 발명의 반도체 소자 삼차원 실장용 충전재는, 복수의 반도체 소자를 적층하고 집적하여 삼차원 반도체 집적 소자 장치를 제조할 때에, 가로 방향으로 인접하는 반도체 소자간의 간극을 매립하는 충전재이며, 상기 충전재는, 반도체 소자간의 간극을 매립한 상태에서 반도체 소자의 표면측으로부터 연마 및/또는 연삭되어, 평탄화되는 부재인 것을 특징으로 한다.

公开(公告)号：KR20210028077A

公开(公告)日：2021-03-11

申请号：KR1020200079217A

申请日：2020-06-29

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 웨이위 천 ,  안지 쉬

IPC分类号： H01L23/498 ,  H01L23/00 ,  H01L23/31

CPC分类号： H01L21/568 ,  H01L23/49811 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3135 ,  H01L23/498 ,  H01L23/538 ,  H01L24/20 ,  H01L25/16 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68372 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2225/06548 ,  H01L23/3128

摘要： 칩 패키지 구조물이 제공된다. 칩 패키지 구조물은 배선 구조물을 포함한다. 칩 패키지 구조물은 배선 구조물 위에 제1 칩 구조물을 포함한다. 칩 패키지 구조물은 제1 칩 구조물을 둘러싸는 제1 몰딩층을 포함한다. 칩 패키지 구조물은 제1 칩 구조물과 제1 몰딩층 위의 제2 칩 구조물을 포함한다. 칩 패키지 구조물은 제2 칩 구조물을 둘러싸며 제1 칩 구조물과 제1 몰딩층 위에 있는 제2 몰딩층을 포함한다. 칩 패키지 구조물은 제2 칩 구조물과 제2 몰딩층 위의 제3 칩 구조물을 포함한다. 칩 패키지 구조물은 제3 칩 구조물을 둘러싸며 제2 칩 구조물과 제2 몰딩층 위에 있는 제3 몰딩층을 포함한다. 칩 패키지 구조물은 제2 몰딩층과 제3 몰딩층을 둘러싸는 제4 몰딩층을 포함한다.

公开(公告)号：JP2018518057A

公开(公告)日：2018-07-05

申请号：JP2017563204

申请日：2016-05-24

申请人： クアルコム,インコーポレイテッド

发明人： ジェ・シク・イ ,  キュ−ピョン・ファン ,  ホン・ボク・ウィ

IPC分类号： H01L25/07 ,  H01L25/18 ,  H01L23/29 ,  H01L23/31 ,  H01L21/56 ,  H01L25/065

CPC分类号： H01L25/18 ,  H01L21/486 ,  H01L21/565 ,  H01L23/147 ,  H01L23/3107 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49866 ,  H01L23/50 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/00 ,  H01L25/0652 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81005 ,  H01L2224/92225 ,  H01L2225/06548 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/18161

摘要： パッケージオンパッケージ(PoP)構造体は、第1のダイと、第2のダイと、第1のダイと第2のダイとの間のインターポーザによって第1のダイおよび第2のダイに電気的に結合されたメモリデバイスとを含む。インターポーザは、モールド内に形成された銅充填ビアを含む。

公开(公告)号：JP6271021B2

公开(公告)日：2018-01-31

申请号：JP2016538945

申请日：2014-08-08

申请人： アップル インコーポレイテッド

发明人： スウ, ジュン, チュン ,  ジャイ, ジュン

IPC分类号： H01L23/32 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/46 ,  H01L23/12

CPC分类号： H01L23/13 ,  H01L21/4857 ,  H01L21/76802 ,  H01L23/12 ,  H01L23/481 ,  H01L23/49822 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/1533 ,  H01L2924/19106 ,  H01L2924/00

公开(公告)号：JP6139578B2

公开(公告)日：2017-05-31

申请号：JP2015020306

申请日：2015-02-04

申请人： インテル・コーポレーション

发明人： デ ボニス、トーマス ジェイ. ,  メイ、リリア ,  シズ、ラジェン エス. ,  レナヴィカー、ムクル ピー. ,  ダニ、アシャイ エー. ,  プラック、エドワード アール. ,  デッピシュ、カール エル. ,  プラカシュ、アンナ エム. ,  マタヤバス (ジュニア)、ジェームス シー. ,  ザン、ジェイソン ジエピン ,  アラヴァムダン、スリニヴァサ アール. ,  リン、チャン

IPC分类号： H01L25/11 ,  H01L25/18 ,  H01L25/10

CPC分类号： H01L23/49816 ,  H01L21/4853 ,  H01L21/565 ,  H01L21/76802 ,  H01L23/3128 ,  H01L23/49822 ,  H01L24/17 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/13023 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L24/16 ,  H01L2924/12042 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/37001

公开(公告)号：JP2017505998A

公开(公告)日：2017-02-23

申请号：JP2016549259

申请日：2015-01-29

申请人： コーニング インコーポレイテッド

发明人： チャンドラ チャパラヤ，サティシュ ,  クリストファー ポラード，スコット

IPC分类号： H01L25/065 ,  H01L23/12 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L23/49833 ,  H01L21/4857 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15788 ,  H05K1/0201 ,  H05K1/181 ,  H05K2201/068 ,  H01L2924/00

摘要： 半導体パッケージ内で1つ以上の半導体チップを有機基板と相互接続するためのインタポーザのための方法及び装置が提供される。インタポーザは、表裏をなす第1及び第2の主表面を有し、第1の熱膨張係数(CTE1)を有する第1のガラス基板、表裏をなす第1及び第2の主表面を有し、第2の熱膨張係数(CTE2)を有する第2のガラス基板、並びに、第1のガラス基板と第2のガラス基板の間に配され、第1のガラス基板の第2の主表面を第2のガラス基板の第1の主表面に接合するためのインタフェースを有し、CTE1はCTE2より小さく、第1のガラス基板の第1の主表面は1つ以上の半導体チップを係合するためにはたらき、第2のガラス基板の第2の主表面は有機基板を係合するためにはたらく。

摘要翻译： 提供了一种用于内插用于互连与所述有机基板的一个或多个半导体芯片的半导体封装的方法和装置。 内插器具有第一和第二主表面上形成的正面和背面，具有热膨胀的第一系数（CTE 1），具有第一和第二主表面上形成的正面和背面的第一玻璃基板， 具有热膨胀系数（CTE 2），并且，设置在所述第一玻璃基板和第二玻璃基板，在第一玻璃基板的所述第二主表面和所述第二之间的第二系数的第二玻璃基板 用于连接所述玻璃基板的第一主表面的接口，CTE1小于CTE2，所述第一玻璃基板的第一主表面用于接合一个或多个半导体芯片 ，第二玻璃基板的第二主表面用于接合所述有机基板。

公开(公告)号：JP2017022241A

公开(公告)日：2017-01-26

申请号：JP2015138083

申请日：2015-07-09

申请人： 株式会社東芝

发明人： 松本 学 ,  村上 克也 ,  谷本 亮 ,  小澤 勲 ,  唐金 祐次 ,  島崎 祥志

IPC分类号： H01L25/00

CPC分类号： G06F1/183 ,  G06F1/1637 ,  G11C16/06 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C16/30 ,  G11C29/12 ,  G11C29/1201 ,  G11C29/48 ,  G11C7/04 ,  H01L25/0652 ,  H01L25/18 ,  H01L25/50 ,  G11C2029/0401 ,  G11C2029/5602 ,  H01L21/565 ,  H01L2224/04042 ,  H01L2224/06135 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2225/06596 ,  H01L23/3121 ,  H01L23/34 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2924/141 ,  H01L2924/1425 ,  H01L2924/1432 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/1443 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/3011

摘要： 【課題】本発明の実施形態は、信頼性の高い半導体装置を提供する。 【解決手段】実施形態の半導体装置は、第一面を有し、ホスト装置と接続可能なインターフェース部を備えた第一基板と、前記第一面に実装された半導体メモリと、前記第一面に実装され、前記半導体メモリを制御するコントローラと、前記第一面に実装され、前記コントローラと接続された発振子と、前記半導体メモリ、前記コントローラ、及び前記発振子を纏めて封止する封止部材と、を備え、前記発振子は、第一電極部が設けられた第一板および該第一板と交差する方向に該第一板から延出した第二板を含んだ第二基板と、前記第一板に設けられるとともに第二電極部が設けられた水晶素子と、該水晶素子を前記第二基板とともに覆った第三基板と、を有する。 【選択図】図4

摘要翻译： 本发明的一个实施例中，提供一种高可靠的半导体器件。 本实施方式的半导体装置具有第一表面，具有接口单元可连接到的主机装置，其安装在所述第一表面上的半导体存储器中的第一基板，所述第一表面 在控制器中实现的，用于控制半导体存储器，安装在所述第一表面上，并连接到与控制器，该半导体存储器中，控制器的振荡器，以及用于密封在一起的密封所述振荡器 它包括一构件，其中，所述振荡器包括一第二基板，其包括从所述一个方向的第一板交叉的第一板和所述被设置第一板的第一电极部分延伸的第二板 具有在与设置在第一板和第二电极部分被设置，并与第二衬底上的晶体元件一起覆盖所述第三基板的晶体元件。 点域4

公开(公告)号：JP6061937B2

公开(公告)日：2017-01-18

申请号：JP2014537171

申请日：2012-10-17

申请人： インヴェンサス・コーポレイション

发明人： キャスキー,テレンス ,  モハメッド,イリヤス

IPC分类号： H01L25/07 ,  H01L25/18 ,  H01L25/065

CPC分类号： H01L25/50 ,  H01L23/13 ,  H01L23/3185 ,  H01L23/5389 ,  H01L24/06 ,  H01L24/43 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/117 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06155 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/14131 ,  H01L2224/27334 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/92147 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/1035 ,  H01L2225/1052 ,  H01L2225/1076 ,  H01L23/3107 ,  H01L23/49816 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311

公开(公告)号：JP2016225478A

公开(公告)日：2016-12-28

申请号：JP2015110844

申请日：2015-05-29

申请人： 株式会社東芝

发明人： 渡辺 慎也 ,  南部 俊弘

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L21/822 ,  H01L27/04 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L21/3205

CPC分类号： G01R31/2856 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53257 ,  H01L24/17 ,  H01L25/0652 ,  H01L2224/16113 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L23/49816 ,  H01L23/5384 ,  H01L27/11529 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/01404 ,  H01L2924/04941 ,  H01L2924/1438 ,  H01L2924/15747

摘要： 【課題】貫通電極を有する半導体チップの配線レイアウトの自由度を向上させる。 【解決手段】半導体基板30には貫通電極66および多層配線MH1が設けられ、多層配線MH1には、最下層接続配線54、下層接続配線57、上層接続配線59および最上層接続配線61が設けられ、貫通電極66を最下層接続配線54に接合し、貫通電極66の直上を避けるようにビア60を配置する。 【選択図】図2

摘要翻译： 为了改善具有贯通电极的半导体芯片的配线布局的自由度。 贯通电极66和在半导体衬底30上的多层布线MH1被安装在多层布线MH1，最下面的连接布线54，下部连接布线57，上部连接布线59和顶层连接布线61设置 接合到通过电极66到最下层的连接布线54，以将通孔60，以避免正上方的贯通电极66。 .The

公开(公告)号：JP2016540389A

公开(公告)日：2016-12-22

申请号：JP2016550450

申请日：2013-12-09

申请人： インテル コーポレイション ,  インテル コーポレイション

发明人： ヴォルター，アンドレアス ,  マルタムトゥ，サラヴァナ ,  クヌーセン，ミカエル ,  マイヤー，トルステン ,  ザイデマン，ゲオルク ,  エレーロ，パブロ ,  ヤルヴィネン，パウリ

IPC分类号： H01L25/00 ,  H01L23/00 ,  H01L25/065 ,  H01L25/07 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18 ,  H01Q1/38 ,  H01Q23/00

CPC分类号： H01L23/66 ,  H01L21/4846 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/552 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/105 ,  H01L2223/6616 ,  H01L2223/6677 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1421 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3025 ,  H01Q1/38 ,  H01Q1/50 ,  H01Q1/526 ,  H01L2924/00

摘要： パッケージングされたダイに関して使用され得るセラミック上のアンテナを開示する。1つの例において、パッケージは、ダイと、前記ダイの上のセラミック基板と、前記セラミック基板に取り付けられたアンテナと、前記アンテナを前記ダイに電気的に接続する導電リードとを有する。

摘要翻译： 它公开在可以相对于封装管芯中使用的陶瓷的天线。 在一个实例中，所述封装件包括管芯和在所述管芯的陶瓷基板，和连接到陶瓷基片的天线，以及导电引线电连接所述天线到所述模具。