公开(公告)号：US07855100B2

公开(公告)日：2010-12-21

申请号：US12057299

申请日：2008-03-27

申请人： Il Kwon Shim ,  Byung Joon Han ,  Kambhampati Ramakrishna ,  Seng Guan Chow

发明人： Il Kwon Shim ,  Byung Joon Han ,  Kambhampati Ramakrishna ,  Seng Guan Chow

IPC分类号： H01L21/00 ,  H01L23/02 ,  H05K5/00

CPC分类号： H01L23/3128 ,  H01L21/563 ,  H01L23/3135 ,  H01L23/49816 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/16 ,  H01L25/18 ,  H01L31/0203 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2225/06582 ,  H01L2225/1005 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01067 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An encapsulant cavity integrated circuit package system including forming a first integrated circuit package with an inverted bottom terminal having an encapsulant cavity and an interposer, and attaching a component on the interposer in the encapsulant cavity.

摘要翻译： 一种密封腔集成电路封装系统，包括形成第一集成电路封装，其具有具有封装空腔和插入件的反向底部端子，并将组件附接在封装腔中的插入件上。

公开(公告)号：US20100133704A1

公开(公告)日：2010-06-03

申请号：US12325587

申请日：2008-12-01

申请人： Pandi Chelvam Marimuthu ,  Nathapong Suthiwongsunthorn ,  Il Kwon Shim ,  Kock Liang Heng

发明人： Pandi Chelvam Marimuthu ,  Nathapong Suthiwongsunthorn ,  Il Kwon Shim ,  Kock Liang Heng

IPC分类号： H01L23/52 ,  H01L21/00 ,  H01L23/48 ,  H01L23/28

CPC分类号： H01L23/3128 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5389 ,  H01L23/544 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/24 ,  H01L24/48 ,  H01L24/73 ,  H01L24/96 ,  H01L25/03 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2223/54426 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05111 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/12105 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13118 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/82039 ,  H01L2224/9222 ,  H01L2224/96 ,  H01L2225/0651 ,  H01L2225/06541 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A semiconductor device is fabricated by providing a carrier for supporting the semiconductor device. A first semiconductor die is mounted to the carrier. The first semiconductor die has a contact pad. A first dummy die is mounted to the carrier. The first dummy die has a through-silicon via (TSV). The first semiconductor die and the first dummy die are encapsulated using a wafer molding material. A first interconnect structure is formed over the first semiconductor die and the first dummy die. The first interconnect structure is connected to the contact pad of the first semiconductor die and the TSV of the first dummy die. The carrier is removed and a second interconnect structure is formed over the first semiconductor die and the first dummy die. The second interconnect structure is connected to the TSV of the first dummy die. A semiconductor package is connected to the second interconnect structure.

摘要翻译： 通过提供用于支撑半导体器件的载体来制造半导体器件。 第一半导体管芯安装到载体上。 第一半导体管芯具有接触焊盘。 第一个虚设裸片安装在载体上。 第一个虚设裸片具有穿硅通孔（TSV）。 使用晶片模制材料封装第一半导体管芯和第一个裸管管芯。 第一互连结构形成在第一半导体管芯和第一虚设裸片上。 第一互连结构连接到第一半导体管芯的接触焊盘和第一虚设管芯的TSV。 移除载体，在第一半导体管芯和第一虚设管芯上形成第二互连结构。 第二互连结构连接到第一虚设裸片的TSV。 半导体封装连接到第二互连结构。

公开(公告)号：US20100001384A1

公开(公告)日：2010-01-07

申请号：US12166169

申请日：2008-07-01

申请人： Henry Descalzo Bathan ,  Il Kwon Shim ,  Zigmund Ramirez Camacho ,  Philip Lyndon Cablao ,  Jose Alvin Caparas

发明人： Henry Descalzo Bathan ,  Il Kwon Shim ,  Zigmund Ramirez Camacho ,  Philip Lyndon Cablao ,  Jose Alvin Caparas

IPC分类号： H01L23/495

CPC分类号： H01L23/49503 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49109 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An integrated circuit package system includes: providing a die-pad with a predefined slot and an integrated circuit attached to the die-pad; connecting the integrated circuit to the die-pad with a bond wire; encapsulating the integrated circuit and the bond wire with an encapsulation; and partitioning the die-pad with partial saw isolation grooves along a single axis, and into a side pad, and a die attach pad.

摘要翻译： 集成电路封装系统包括：提供具有预定义插槽的管芯焊盘和连接到管芯焊盘的集成电路; 使用接合线将集成电路连接到管芯焊盘; 用封装封装集成电路和接合线; 并且沿着单个轴将模具垫与部分锯隔离槽分隔开，并进入侧垫和模具附接垫。

公开(公告)号：US07622333B2

公开(公告)日：2009-11-24

申请号：US11462588

申请日：2006-08-04

申请人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

发明人： Young Cheol Kim ,  Koo Hong Lee ,  Jae Hak Yee ,  Il Kwon Shim

IPC分类号： H01L21/44 ,  H01L21/48 ,  H01L21/50

CPC分类号： H01L23/49537 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3135 ,  H01L23/49548 ,  H01L23/49575 ,  H01L24/48 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2225/1029 ,  H01L2225/1052 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： A stackable multi-chip package system is provided including forming an external interconnect having a base and a tip, connecting a first integrated circuit die and the base, stacking a second integrated circuit die over the first integrated circuit die in an active side to active side configuration, connecting the second integrated circuit die and the base, and molding the first integrated circuit die, the second integrated circuit die, and the external interconnect partially exposed.

摘要翻译： 提供了一种可堆叠的多芯片封装系统，包括形成具有基极和尖端的外部互连件，连接第一集成电路管芯和基座，将第二集成电路管芯在有源侧的第一集成电路管芯上堆叠到有源侧 配置，连接第二集成电路管芯和基座，以及模制第一集成电路管芯，第二集成电路管芯和部分暴露的外部互连。

公开(公告)号：US07598606B2

公开(公告)日：2009-10-06

申请号：US11164453

申请日：2005-11-22

申请人： Seng Guan Chow ,  Ming Ying ,  Il Kwon Shim

发明人： Seng Guan Chow ,  Ming Ying ,  Il Kwon Shim

IPC分类号： H01L23/02 ,  H01L21/50

CPC分类号： H01L23/552 ,  H01L21/4828 ,  H01L23/3135 ,  H01L23/49548 ,  H01L23/49575 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01077 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An integrated package system with die and package combination including forming a leadframe having internal leads and external leads, encapsulating a first integrated circuit on the leadframe, and encapsulating a second integrated circuit over the first integrated circuit.

摘要翻译： 一种具有管芯和封装组合的集成封装系统，包括形成具有内部引线和外部引线的引线框架，在引线框上封装第一集成电路，并在第一集成电路上封装第二集成电路。

公开(公告)号：US20090236686A1

公开(公告)日：2009-09-24

申请号：US12476447

申请日：2009-06-02

申请人： Il Kwon Shim ,  Seng Guan Chow ,  Yaojian Lin ,  Rui Huang

发明人： Il Kwon Shim ,  Seng Guan Chow ,  Yaojian Lin ,  Rui Huang

IPC分类号： H01L29/86 ,  H01L21/98

CPC分类号： H01L25/105 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L25/0655 ,  H01L2221/68359 ,  H01L2221/68372 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/01004 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/09701 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1902 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19106 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A semiconductor device is made by forming a first conductive layer over a temporary carrier. A UBM layer is formed over the temporary carrier and fixed in position relative to the first conductive layer. A conductive pillar is formed over the first conductive layer. A semiconductor die is mounted to the UBM layer to align the die relative to the conductive pillar. An encapsulant is deposited over the die and around the conductive pillar. The UBM layer prevents shifting of the semiconductor die while depositing the encapsulant. The temporary carrier is removed. A first interconnect structure is formed over a first surface of the encapsulant. A second interconnect structure is formed over a second surface of the encapsulant. The first and second interconnect structures are electrically connected through the conductive pillar. The first or second interconnect structure includes an integrated passive device electrically connected to the conductive pillar.

摘要翻译： 通过在临时载体上形成第一导电层制成半导体器件。 UBM层形成在临时载体上并相对于第一导电层固定在适当位置。 在第一导电层上形成导电柱。 将半导体管芯安装到UBM层上以相对于导电柱对准管芯。 密封剂沉积在模具上并且围绕导电柱。 UBM层防止半导体管芯移动，同时沉积密封剂。 移除临时载体。 在密封剂的第一表面上形成第一互连结构。 在密封剂的第二表面上形成第二互连结构。 第一和第二互连结构通过导电柱电连接。 第一或第二互连结构包括电连接到导电柱的集成无源器件。

公开(公告)号：US07556987B2

公开(公告)日：2009-07-07

申请号：US11428272

申请日：2006-06-30

申请人： Antonio B. Dimaano, Jr. ,  Il Kwon Shim ,  Sheila Rima C. Magno

发明人： Antonio B. Dimaano, Jr. ,  Il Kwon Shim ,  Sheila Rima C. Magno

IPC分类号： H01L21/00 ,  H01L23/495 ,  H01R43/00 ,  H05K5/02

CPC分类号： H01L23/49503 ,  H01L21/4828 ,  H01L23/3107 ,  H01L23/49548 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/29007 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  Y10T29/49124 ,  Y10T29/49204 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An integrated circuit package system is provided including forming a D-ring comprising half etching a paddle, etching a ring, and etching a tie bar. The tie bar is between the paddle and the ring. The system further includes mounting an integrated circuit die on a central portion of the D-ring, connecting the integrated circuit die and the D-ring, and encapsulating the integrated circuit die and a portion of the D-ring.

摘要翻译： 提供一种集成电路封装系统，包括形成D形环，其包括半蚀刻桨，蚀刻环和蚀刻连接条。 连杆在桨和环之间。 该系统还包括将集成电路管芯安装在D形环的中心部分上，连接集成电路管芯和D形环，并封装集成电路管芯和D环的一部分。

公开(公告)号：US07479692B2

公开(公告)日：2009-01-20

申请号：US11558413

申请日：2006-11-09

申请人： Antonio B. Dimaano, Jr. ,  Il Kwon Shim ,  Henry D. Bathan ,  Jeffrey D. Punzalan

发明人： Antonio B. Dimaano, Jr. ,  Il Kwon Shim ,  Henry D. Bathan ,  Jeffrey D. Punzalan

IPC分类号： H01L23/495

CPC分类号： H01L23/4334 ,  H01L23/49548 ,  H01L23/552 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012

摘要： An integrated circuit package system is provided including forming a paddle, forming a ring with a recess in the paddle, mounting a device in the recess, forming a slot in the ring, and mounting a heat sink in the slot over the device.

摘要翻译： 提供了一种集成电路封装系统，包括形成桨叶，在桨中形成具有凹槽的环，将器件安装在凹槽中，在环中形成槽，以及将散热器安装在器件上的槽中。

公开(公告)号：US20090014866A1

公开(公告)日：2009-01-15

申请号：US12237276

申请日：2008-09-24

申请人： Il Kwon Shim ,  Dario S. Filoteo, JR. ,  Tsz Yin Ho ,  Sebastian T. M. Soon

发明人： Il Kwon Shim ,  Dario S. Filoteo, JR. ,  Tsz Yin Ho ,  Sebastian T. M. Soon

IPC分类号： H01L23/34

CPC分类号： H01L25/0655 ,  H01L21/50 ,  H01L23/13 ,  H01L23/36 ,  H01L23/49816 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2924/00015 ,  H01L2224/05599 ,  H01L2924/00 ,  H01L2924/00012

摘要： A method for fabricating a multichip module package includes providing a first heat sink positioned for releasing heat from the package and providing a second heat sink positioned proximate the first heat sink. The heat sinks are thermally coupled and electrically isolated to and from one another. A first semiconductor device is attached to the first heat sink in thermal and electrical communication therewith and electrically insulated from the second heat sink. A second semiconductor device is attached to the second heat sink in thermal and electrical communication therewith and electrically insulated from the first heat sink.

摘要翻译： 一种用于制造多芯片组件封装的方法，包括：提供第一散热器，其定位成用于释放来自封装的热量，并提供靠近第一散热器定位的第二散热器。 散热器热耦合并且彼此电隔离。 第一半导体器件被附接到第一散热器，与第一散热器进行热和电通信并与第二散热器电绝缘。 第二半导体器件与第二散热器热连接并与之电气连通，并与第一散热器电绝缘。

公开(公告)号：US07435619B2

公开(公告)日：2008-10-14

申请号：US11307615

申请日：2006-02-14

申请人： Il Kwon Shim ,  Byung Joon Han ,  Seng Guan Chow

发明人： Il Kwon Shim ,  Byung Joon Han ,  Seng Guan Chow

IPC分类号： H01L21/00 ,  H01L23/02 ,  H05K7/00

CPC分类号： H01L23/3128 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/105 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： The present invention provides a system for 3D package stacking system, comprising providing a substrate, attaching a ball grid array package, in an inverted position, to the substrate, forming a lower package, the lower package having the ball grid array package and the substrate encapsulated by a molding compound and attaching a second integrated circuit package over the lower package.

摘要翻译： 本发明提供了一种用于3D封装堆叠系统的系统，包括提供衬底，将反向位置的球栅阵列封装连接到衬底，形成下封装，下封装具有球栅阵列封装和衬底 通过模制化合物封装并且将下一个封装上的第二集成电路封装。