公开(公告)号：US20080122037A1

公开(公告)日：2008-05-29

申请号：US11462124

申请日：2006-08-03

申请人： Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Jerome B. Lasky ,  Christopher D. Muzzy ,  Wolfgang Sauter

发明人： Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Jerome B. Lasky ,  Christopher D. Muzzy ,  Wolfgang Sauter

IPC分类号： H01L29/34 ,  H01L21/66

CPC分类号： H01L29/34 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of preventing the formation of cracks on the backside of a silicon (Si) semiconductor chip or wafer during the processing thereof. Also provided is a method for inhibiting the propagation of cracks, which have already formed in the backside of a silicon chip during the processing thereof and prior to the joining thereto of a substrate during the fabrication of an electronic package. The methods entail either treating the backside with a wet etch, or alternatively, applying a protective film layer thereon prior to forming an electronic package incorporating the chip or wafer.

摘要翻译： 一种防止在硅（Si）半导体芯片或晶片的后侧形成裂纹的方法。 还提供了一种在电子封装的制造期间，在处理之前和在与基板接合之前，已经形成在硅芯片背面的裂纹扩散的方法。 该方法需要用湿蚀刻处理背面，或者在形成包含芯片或晶片的电子封装之前，在其上施加保护膜层。

公开(公告)号：US20080099877A1

公开(公告)日：2008-05-01

申请号：US11553176

申请日：2006-10-26

申请人： Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Christopher D. Muzzy ,  Wolfgang Sauter

发明人： Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Christopher D. Muzzy ,  Wolfgang Sauter

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L23/5258 ,  H01L23/5254 ,  H01L23/5256 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

摘要： A conductor-filled damage propagation barrier is formed extending into a low-k dielectric layer between a fuse and an adjacent circuit element for preventing propagation of damage during a fuse blow operation. Conductor material filling the damage propagation barrier is formed from the same conductor layer as that used to form an interconnect structure.

摘要翻译： 导体填充的损伤传播屏障形成为延伸到保险丝和相邻电路元件之间的低k电介质层，以防止在保险丝熔断操作期间传播损坏。 填充损伤传播屏障的导体材料由与用于形成互连结构的导体层相同的导体层形成。

公开(公告)号：US07250311B2

公开(公告)日：2007-07-31

申请号：US10906507

申请日：2005-02-23

申请人： Toyohiro Aoki ,  Lloyd G. Burrell ,  Wolfgang Sauter

发明人： Toyohiro Aoki ,  Lloyd G. Burrell ,  Wolfgang Sauter

IPC分类号： H01L21/66 ,  H01L23/48

CPC分类号： H01L24/05 ,  H01L22/34 ,  H01L24/02 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05553 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/14 ,  H01L2924/00

摘要： A sensor for measuring cracks in a semiconductor device, such as a wafer and, more particularly, to a BEOL wirebond crack sensor for low-k dies or wafers, and a method of providing the wirebond crack sensor for low-k wafers or the like structures.

摘要翻译： 用于测量诸如晶片的半导体器件中的裂纹的传感器，更具体地，涉及用于低k晶片或晶片的BEOL引线接合裂纹传感器，以及为低k晶片等提供引线接合裂纹传感器的方法 结构。

公开(公告)号：US20060246682A1

公开(公告)日：2006-11-02

申请号：US10908118

申请日：2005-04-28

申请人： Ephrem Gebreselasie ,  William Motsiff ,  Wolfgang Sauter ,  Steven Voldman

发明人： Ephrem Gebreselasie ,  William Motsiff ,  Wolfgang Sauter ,  Steven Voldman

IPC分类号： H01L21/76

CPC分类号： H01L27/0207 ,  H01L21/76224 ,  H01L21/823481 ,  H01L21/8249 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of integrating circuit components under bond pads includes establishing a trench border on a circuit element and synthesizing a set of trench mesh edges of a trench mesh to be coincident with the trench border on the circuit element. The method further includes eliminating a trench mesh contained within the trench border of the trench circuit element.

摘要翻译： 将电路部件集成在接合焊盘下面的方法包括在电路元件上建立沟槽边界，并且合成沟槽网格的一组沟槽网格边缘以与电路元件上的沟槽边界重合。 该方法还包括消除包含在沟槽电路元件的沟槽边界内的沟槽网格。

公开(公告)号：US20060151851A1

公开(公告)日：2006-07-13

申请号：US10905624

申请日：2005-01-13

申请人： Edward Pillai ,  Louis Hsu ,  Wolfgang Sauter ,  Daniel Storaska

发明人： Edward Pillai ,  Louis Hsu ,  Wolfgang Sauter ,  Daniel Storaska

IPC分类号： H01L23/48

CPC分类号： H01L23/5227 ,  H01L23/66 ,  H01L24/05 ,  H01L24/48 ,  H01L27/0255 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05556 ,  H01L2224/05599 ,  H01L2224/131 ,  H01L2224/48463 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01041 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00011 ,  H01L2224/45099 ,  H01L2924/00

摘要： A chip is provided in which an on-chip matching network has a first terminal conductively connected to a bond pad of the chip and a second terminal conductively connected to a common node on the chip. A wiring trace connects the on-chip matching network to a circuit of the chip. The on-chip matching network includes an electrostatic discharge protection (ESD) circuit having at least one diode having a first terminal conductively connected to the bond pad and a second terminal connected in an overvoltage discharge path to a source of fixed potential. The matching network further includes a first inductor coupled to provide a first inductive path between the bond pad and the wiring trace, a termination resistor having a first terminal connected to the common node, and a second inductor coupled to provide a second inductive path between the wiring trace and a second terminal of the termination resistor.

摘要翻译： 提供了芯片，其中片上匹配网络具有导电连接到芯片的焊盘的第一端子和导电连接到芯片上的公共节点的第二端子。 接线迹线将片上匹配网络连接到芯片的电路。 片上匹配网络包括具有至少一个二极管的静电放电保护（ESD）电路，其具有导电连接到接合焊盘的第一端子和连接到固定电位源的过电压放电路径的第二端子。 匹配网络还包括耦合以在接合焊盘和布线迹线之间提供第一感应路径的第一电感器，具有连接到公共节点的第一端子的终端电阻器，以及耦合以在第二电感器之间提供第二电感路径的第二电感器 接线迹线和终端电阻的第二个端子。

公开(公告)号：US06924210B1

公开(公告)日：2005-08-02

申请号：US10708487

申请日：2004-03-06

申请人： Timothy H. Daubenspeck ,  William T. Motsiff ,  Christopher D. Muzzy ,  Wolfgang Sauter

发明人： Timothy H. Daubenspeck ,  William T. Motsiff ,  Christopher D. Muzzy ,  Wolfgang Sauter

IPC分类号： B23K26/40 ,  H01L21/46 ,  H01L21/78

CPC分类号： H01L21/78 ,  B23K26/40 ,  B23K2101/40 ,  B23K2103/50

摘要： A method and structure for cutting semiconductor chips from a wafer (dicing). For each chip of the wafer, a laser beam is used to cut around the chip along a plurality of straight-line cut segments such that the formed corners of the chip after cutting are all greater than 90°. As a result, the stress at these corners are much less than that of prior art chips, especially during packaging step. In one embodiment, the laser beam is used to cut along only straight-line cut segments not on any chip boundary line, and a saw blade is used to cut along all the chip boundary lines.

摘要翻译： 一种从晶片切割半导体芯片的方法和结构（切割）。 对于晶片的每个芯片，使用激光束沿着多个直线切割段切割芯片，使得切割后的芯片的形成的角都大于90°。 结果，这些拐角处的应力比现有技术的芯片要小得多，特别是在包装步骤中。 在一个实施例中，激光束仅用于切割不在任何芯片边界线上的直线切割段，并且锯片用于沿着所有芯片边界线切割。

公开(公告)号：US20050104188A1

公开(公告)日：2005-05-19

申请号：US10707064

申请日：2003-11-19

申请人： Douglas Coolbaugh ,  Zhong-Xiang He ,  Wolfgang Sauter ,  Barbara Waterhouse

发明人： Douglas Coolbaugh ,  Zhong-Xiang He ,  Wolfgang Sauter ,  Barbara Waterhouse

IPC分类号： H01L23/485 ,  H01L23/522 ,  H01L21/44 ,  H01L23/48 ,  H01L23/52

CPC分类号： H01L24/05 ,  H01L23/5227 ,  H01L24/03 ,  H01L24/45 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48624 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48739 ,  H01L2224/48747 ,  H01L2224/48839 ,  H01L2224/48844 ,  H01L2224/48847 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2224/48744

摘要： An RF structure that includes an optimum padset for wire bonding and a high performance inductor that contains relatively thick metal inductor wires, both of which are located atop the final interconnect level of an interconnect structure. Specifically, the RF structure includes a dielectric layer having metal inductor wires of a first thickness and a metal bond pad having a major area of a second thickness located on a surface thereof, wherein the first thickness is greater than the second thickness. In the inventive RF structure, the majority of the metal bond pad is thinned for wire bonding, while maintaining the full metal wire thickness in the other areas of the structure for inductor performance requirements, such as, for example, low resistivity. Methods for fabricating the aforementioned RF structure are also provided.

摘要翻译： RF结构包括用于引线键合的最佳焊盘和包含相对较厚的金属电感器导线的高性能电感器，两者都位于互连结构的最终互连级别的顶部。 具体地，RF结构包括具有第一厚度的金属电感器线和位于其表面上的具有第二厚度的主要面积的金属接合焊盘的电介质层，其中第一厚度大于第二厚度。 在本发明的RF结构中，大部分金属焊盘被减薄以进行引线接合，同时保持结构的其它区域中的全部金属线厚度用于电感器性能要求，例如低电阻率。 还提供了制造上述RF结构的方法。

公开(公告)号：US20050062170A1

公开(公告)日：2005-03-24

申请号：US10666775

申请日：2003-09-18

申请人： Julie Biggs ,  Tien-Jen Cheng ,  David Eichstadt ,  Lisa Fanti ,  Jonathan Griffith ,  Randolph Knarr ,  Sarah Knickerbocker ,  Kevin Petrarca ,  Roger Quon ,  Wolfgang Sauter ,  Kamalesh Srivastava ,  Richard Volant

发明人： Julie Biggs ,  Tien-Jen Cheng ,  David Eichstadt ,  Lisa Fanti ,  Jonathan Griffith ,  Randolph Knarr ,  Sarah Knickerbocker ,  Kevin Petrarca ,  Roger Quon ,  Wolfgang Sauter ,  Kamalesh Srivastava ,  Richard Volant

IPC分类号： H01L21/60 ,  H01L23/485 ,  H01L21/44 ,  H01L23/48 ,  H01L29/40

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05181 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/45144 ,  H01L2224/48453 ,  H01L2224/48463 ,  H01L2224/4847 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48655 ,  H01L2224/85205 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00015

摘要： A method of forming wire bonds in (I/C) chips comprising: providing an I/C chip having a conductive pad for a wire bond with at least one layer of dielectric material overlying the pad; forming an opening through the dielectric material exposing a portion of said pad. Forming at least a first conductive layer on the exposed surface of the pad and on the surface of the opening. Forming a seed layer on the first conductive layer; applying a photoresist over the seed layer; exposing and developing the photoresist revealing the surface of the seed layer surrounding the opening; removing the exposed seed layer; removing the photoresist material in the opening revealing the seed layer. Plating at least one second layer of conductive material on the seed layer in the opening, and removing the first conductive layer on the dielectric layer around the opening. The invention also includes the resulting structure.

摘要翻译： 一种在（I / C）芯片中形成引线键合的方法，包括：提供具有导电焊盘的I / C芯片，该导电焊盘与覆盖该焊盘的至少一层电介质材料进行引线接合; 通过暴露所述垫的一部分的电介质材料形成开口。 在衬垫的暴露表面和开口表面上形成至少第一导电层。 在第一导电层上形成种子层; 在种子层上施加光致抗蚀剂; 曝光和显影光致抗蚀剂，其显露出围绕开口的种子层的表面; 去除暴露的种子层; 去除开口中的光致抗蚀剂材料，露出种子层。 在开口中的种子层上电镀至少一层第二导电材料层，以及去除围绕开口的电介质层上的第一导电层。 本发明还包括所得到的结构。

公开(公告)号：US06856397B2

公开(公告)日：2005-02-15

申请号：US10004746

申请日：2001-12-04

申请人： Dryver R. Huston ,  Wolfgang Sauter ,  Peter A. Sonntag

发明人： Dryver R. Huston ,  Wolfgang Sauter ,  Peter A. Sonntag

IPC分类号： G01B11/16 ,  G01N3/00 ,  G01N3/06 ,  G01N19/04 ,  G01B9/02

CPC分类号： G01N3/068 ,  G01B11/161 ,  G01N19/04 ,  G01N2203/0023 ,  G01N2203/0046 ,  G01N2203/0282

摘要： A bulge testing system (10) for testing the material properties of a thin film window (14) using a Michelson interferometer (18) that generates an interference pattern (32) having fringes (34) and nodes (36) that move as the thin film window is inflated or deflated. The bulge testing system includes a fringe counting module (82), an analysis module (114) and an output module (88). The fringe counting module allows a user to interactively select from an image of the interference pattern one or more sampling regions (30) in which the user interface will count fringes. The analysis module allows a user to interactively change the location of maxima/minima indicators (116) in the event that noise in the image causes the analysis module to incorrectly determine the locations of the fringes and nodes. The output module automatically calculates material properties and provides test results to an output file and/or a results window (168).

摘要翻译： 一种凸起测试系统（10），用于使用迈克尔逊干涉仪（18）测试薄膜窗口（14）的材料特性，所述迈克尔逊干涉仪产生具有边缘（34）和节点（36）的干涉图案（32），所述边缘（34）和节点（36） 电影窗口充气或放气。 凸起测试系统包括边缘计数模块（82），分析模块（114）和输出模块（88）。 条纹计数模块允许用户从干涉图案的图像交互地选择一个或多个采样区域（30），其中用户界面将计数边缘。 分析模块允许用户在图像中的噪声导致分析模块错误地确定条纹和节点的位置的情况下交互地改变最大/最小指示符（116）的位置。 输出模块自动计算材料属性并将测试结果提供给输出文件和/或结果窗口（168）。

公开(公告)号：US09000585B2

公开(公告)日：2015-04-07

申请号：US13344628

申请日：2012-01-06

申请人： Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Christopher D. Muzzy ,  Wolfgang Sauter ,  Jeffrey S. Zimmerman

发明人： Timothy H. Daubenspeck ,  Jeffrey P. Gambino ,  Christopher D. Muzzy ,  Wolfgang Sauter ,  Jeffrey S. Zimmerman

IPC分类号： H01L23/00 ,  H01L23/31

CPC分类号： H01L24/05 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05006 ,  H01L2224/05093 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/10122 ,  H01L2224/10126 ,  H01L2224/13006 ,  H01L2224/13022 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2224/05552

摘要： A design structure is embodied in a machine readable medium for designing, manufacturing, or testing a design. The design structure includes a dielectric material formed between a design sensitive structure and a passivation layer. The design sensitive structure comprising a lower wiring layer electrically and mechanically connected to a higher wiring level by a via farm. A method and structure is also provided.

摘要翻译： 设计结构体现在用于设计，制造或测试设计的机器可读介质中。 该设计结构包括在设计敏感结构和钝化层之间形成的电介质材料。 该设计敏感结构包括通过通孔连接器电连接和机械地连接到更高布线层的下布线层。 还提供了一种方法和结构。