公开(公告)号：US08865585B2

公开(公告)日：2014-10-21

申请号：US13546300

申请日：2012-07-11

申请人： Meng-Wei Chou ,  Hung-Jui Kuo ,  Ming-Che Ho ,  Chung-Shi Liu

发明人： Meng-Wei Chou ,  Hung-Jui Kuo ,  Ming-Che Ho ,  Chung-Shi Liu

IPC分类号： H01L21/44

CPC分类号： H01L23/525 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/02331 ,  H01L2224/03464 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05184 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13111 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

摘要： A method of forming post passivation interconnects comprises forming a passivation layer over a substrate, wherein a metal pad is embedded in the passivation layer, depositing a first dielectric layer on the passivation layer, applying a first patterning process to the first dielectric layer to form a first opening, forming a first seed layer over the first opening, filling the first opening with a conductive material, depositing a second dielectric layer on the first dielectric layer, applying a second patterning process to the second dielectric layer to form a second opening, forming an under bump metallization structure over the second opening and mounting an interconnect bump over the under bump metallization structure.

摘要翻译： 形成后钝化互连的方法包括在衬底上形成钝化层，其中金属焊盘嵌入钝化层中，在钝化层上沉积第一介电层，将第一图案化工艺应用于第一介电层以形成 第一开口，在第一开口上形成第一种子层，用导电材料填充第一开口，在第一介电层上沉积第二介电层，向第二介电层施加第二图案化工艺以形成第二开口，形成 在第二开口上方的凸块下金属化结构，并且在凸块下金属化结构之上安装互连凸块。

公开(公告)号：US20140015122A1

公开(公告)日：2014-01-16

申请号：US13546300

申请日：2012-07-11

申请人： Meng-Wei Chou ,  Hung-Jui Kuo ,  Ming-Che Ho ,  Chung-Shi Liu

发明人： Meng-Wei Chou ,  Hung-Jui Kuo ,  Ming-Che Ho ,  Chung-Shi Liu

IPC分类号： H01L21/768 ,  H01L23/498

CPC分类号： H01L23/525 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/02331 ,  H01L2224/03464 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05184 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13111 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

摘要： A method of forming post passivation interconnects comprises forming a passivation layer over a substrate, wherein a metal pad is embedded in the passivation layer, depositing a first dielectric layer on the passivation layer, applying a first patterning process to the first dielectric layer to form a first opening, forming a first seed layer over the first opening, filling the first opening with a conductive material, depositing a second dielectric layer on the first dielectric layer, applying a second patterning process to the second dielectric layer to form a second opening, forming an under bump metallization structure over the second opening and mounting an interconnect bump over the under bump metallization structure.

摘要翻译： 形成后钝化互连的方法包括在衬底上形成钝化层，其中金属焊盘嵌入钝化层中，在钝化层上沉积第一介电层，将第一图案化工艺应用于第一介电层以形成 第一开口，在第一开口上形成第一种子层，用导电材料填充第一开口，在第一介电层上沉积第二介电层，向第二介电层施加第二图案化工艺以形成第二开口，形成 在第二开口上方的凸块下金属化结构，并且在凸块下金属化结构之上安装互连凸块。

公开(公告)号：US10128206B2

公开(公告)日：2018-11-13

申请号：US12904506

申请日：2010-10-14

申请人： Chih-Wei Lin ,  Ming-Da Cheng ,  Wen-Hsiung Lu ,  Meng-Wei Chou ,  Hung-Jui Kuo ,  Chung-Shi Liu

发明人： Chih-Wei Lin ,  Ming-Da Cheng ,  Wen-Hsiung Lu ,  Meng-Wei Chou ,  Hung-Jui Kuo ,  Chung-Shi Liu

IPC分类号： H01L21/768 ,  H01L23/48 ,  H01L23/00

摘要： The invention relates to a bump structure of a semiconductor device. An exemplary structure for a semiconductor device comprises a substrate; a contact pad over the substrate; a passivation layer extending over the substrate having an opening over the contact pad; and a conductive pillar over the opening of the passivation layer, wherein the conductive pillar comprises an upper portion substantially perpendicular to a surface of the substrate and a lower portion having tapered sidewalls.

公开(公告)号：US20120009777A1

公开(公告)日：2012-01-12

申请号：US12832005

申请日：2010-07-07

申请人： Chung-Shi Liu ,  Hung-Jui Kuo ,  Meng-Wei Chou

发明人： Chung-Shi Liu ,  Hung-Jui Kuo ,  Meng-Wei Chou

IPC分类号： H01L21/768

CPC分类号： H01L24/03 ,  H01L23/3157 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/02311 ,  H01L2224/02331 ,  H01L2224/02381 ,  H01L2224/0239 ,  H01L2224/0345 ,  H01L2224/03831 ,  H01L2224/0401 ,  H01L2224/05001 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/11424 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11622 ,  H01L2224/1308 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05552

摘要： A method of forming a device includes forming an under-bump metallurgy (UBM) layer including a barrier layer and a seed layer over the barrier layer; and forming a mask over the UBM layer. The mask covers a first portion of the UBM layer, and a second portion of the UBM layer is exposed through an opening in the mask. The first portion of the UBM layer includes a barrier layer portion and a seed layer portion. A metal bump is formed in the opening and on the second portion of the UBM layer. The mask is then removed. A wet etch is performed to remove the seed layer portion. A dry etch is performed to remove the barrier layer portion.

摘要翻译： 一种形成器件的方法包括在阻挡层上形成包括阻挡层和籽晶层的凸起下金属（UBM）层; 并在UBM层上形成掩模。 掩模覆盖UBM层的第一部分，并且UBM层的第二部分通过掩模中的开口暴露。 UBM层的第一部分包括阻挡层部分和种子层部分。 在UBM层的开口和第二部分上形成金属凸块。 然后取下面具。 执行湿蚀刻以去除种子层部分。 执行干蚀刻以去除阻挡层部分。

公开(公告)号：US20130127059A1

公开(公告)日：2013-05-23

申请号：US13299100

申请日：2011-11-17

申请人： Chih-Wei Lai ,  Ming-Che Ho ,  Tzong-Hann Yang ,  Chien Rhone Wang ,  Chia-Tung Chang ,  Hung-Jui Kuo ,  Chung-Shi Liu

发明人： Chih-Wei Lai ,  Ming-Che Ho ,  Tzong-Hann Yang ,  Chien Rhone Wang ,  Chia-Tung Chang ,  Hung-Jui Kuo ,  Chung-Shi Liu

IPC分类号： H01L23/48 ,  H01L21/66 ,  G06F17/50

CPC分类号： G06F17/5077 ,  G06F17/5072 ,  H01L23/488 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/034 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05016 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/05666 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/1403 ,  H01L2224/14132 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2924/01029

摘要： A device includes a plurality of connectors on a top surface of a package component. The plurality of connectors includes a first connector having a first lateral dimension, and a second connector having a second lateral dimension. The second lateral dimension is greater than the first lateral dimension. The first and the second lateral dimensions are measured in directions parallel to a major surface of the package component.

公开(公告)号：US08791579B2

公开(公告)日：2014-07-29

申请号：US13299100

申请日：2011-11-17

申请人： Chih-Wei Lai ,  Ming-Che Ho ,  Tzong-Hann Yang ,  Chien Rhone Wang ,  Chia-Tung Chang ,  Hung-Jui Kuo ,  Chung-Shi Liu

发明人： Chih-Wei Lai ,  Ming-Che Ho ,  Tzong-Hann Yang ,  Chien Rhone Wang ,  Chia-Tung Chang ,  Hung-Jui Kuo ,  Chung-Shi Liu

IPC分类号： H01L23/52 ,  H01L23/48 ,  H01L23/485 ,  H01L23/495

CPC分类号： G06F17/5077 ,  G06F17/5072 ,  H01L23/488 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/034 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05016 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/05666 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13006 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/1403 ,  H01L2224/14132 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2924/01029

摘要： A device includes a plurality of connectors on a top surface of a package component. The plurality of connectors includes a first connector having a first lateral dimension, and a second connector having a second lateral dimension. The second lateral dimension is greater than the first lateral dimension. The first and the second lateral dimensions are measured in directions parallel to a major surface of the package component.

摘要翻译： 一种装置包括在包装部件的顶表面上的多个连接器。 多个连接器包括具有第一横向尺寸的第一连接器和具有第二横向尺寸的第二连接器。 第二横向尺寸大于第一横向尺寸。 第一和第二横向尺寸在平行于包装部件的主表面的方向上测量。

公开(公告)号：US08748306B2

公开(公告)日：2014-06-10

申请号：US13198767

申请日：2011-08-05

申请人： Yi-Yang Lei ,  Hung-Jui Kuo ,  Chung-Shi Liu ,  Mirng-Ji Lii ,  Chen-Hua Yu

发明人： Yi-Yang Lei ,  Hung-Jui Kuo ,  Chung-Shi Liu ,  Mirng-Ji Lii ,  Chen-Hua Yu

IPC分类号： H01L21/44 ,  H01L23/22 ,  H01L23/48

CPC分类号： H01L24/11 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/02 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05024 ,  H01L2224/05569 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05687 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/1191 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/01029 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/014 ,  H01L2924/01047 ,  H01L2224/1181 ,  H01L2924/04953 ,  H01L2924/04941 ,  H01L2924/00 ,  H01L2224/05552

摘要： A method of forming wafer-level chip scale packaging solder bumps on a wafer substrate involves cleaning the surface of the solder bumps using a laser to remove any residual molding compound from the surface of the solder bumps after the solder bumps are reflowed and a liquid molding compound is applied and cured.

摘要翻译： 在晶片衬底上形成晶片级芯片级封装焊料凸块的方法包括使用激光清洗焊料凸块的表面，以在焊料凸点回流之后从焊料凸块的表面去除残留的模塑料，并且液态模塑 化合物被施用和固化。

公开(公告)号：US08446007B2

公开(公告)日：2013-05-21

申请号：US12784327

申请日：2010-05-20

申请人： Hung-Jui Kuo ,  Chung-Shi Liu ,  Chen-Hua Yu

发明人： Hung-Jui Kuo ,  Chung-Shi Liu ,  Chen-Hua Yu

IPC分类号： H01L23/52

CPC分类号： H01L22/12 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/05555 ,  H01L2224/06131 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/14104 ,  H01L2224/81193 ,  H01L2224/81801 ,  H01L2924/0001 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H05K1/111 ,  H05K3/3436 ,  H05K2201/09427 ,  Y02P70/611 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： An integrated circuit structure includes a work piece selected from the group consisting of a semiconductor chip and a package substrate. The work piece includes a plurality of under bump metallurgies (UBMs) distributed on a major surface of the work piece; and a plurality of metal bumps, with each of the plurality of metal bumps directly over, and electrically connected to, one of the plurality of UBMs. The plurality of UBMs and the plurality of metal bumps are allocated with an overlay offset, with at least some of the plurality of UBMs being misaligned with the respective overlying ones of the plurality of metal bumps.

摘要翻译： 集成电路结构包括从由半导体芯片和封装基板构成的组中选择的工件。 工件包括分布在工件的主表面上的多个凸块下金属（UBM）; 以及多个金属凸块，其中所述多个金属凸块中的每一个直接在所述多个UBM中的一个上，并且电连接到所述多个UBM中的一个。 多个UBM和多个金属凸块被分配有覆盖偏移，多个UBM中的至少一些与多个金属凸块中相应的上覆的UBM不对准。

公开(公告)号：US08237272B2

公开(公告)日：2012-08-07

申请号：US12706086

申请日：2010-02-16

申请人： Hung-Jui Kuo ,  Chung-Shi Liu ,  Chen-Hua Yu

发明人： Hung-Jui Kuo ,  Chung-Shi Liu ,  Chen-Hua Yu

IPC分类号： H01L23/48

CPC分类号： H01L24/14 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/522 ,  H01L23/5256 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L2221/6834 ,  H01L2224/11462 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2224/13099

摘要： A semiconductor component formed on a semiconductor substrate is provided. The semiconductor substrate has a first surface and a second surface. The semiconductor substrate includes a plurality of devices on the first surface. A plurality of through silicon vias (TSVs) in the semiconductor substrate extends from the first surface to the second surface. A protection layer overlies the devices on the first surface of the semiconductor substrate. A plurality of active conductive pillars on the protection layer have a first height. Each of the active conductive pillars is electrically connected to at least one of the plurality of devices. A plurality of dummy conductive pillars on the protection layer have a second height. Each of the dummy conductive pillars is electrically isolated from the plurality of devices. The first height and the second height are substantially equal.

摘要翻译： 设置形成在半导体基板上的半导体部件。 半导体衬底具有第一表面和第二表面。 半导体衬底包括在第一表面上的多个器件。 半导体衬底中的多个贯通硅通孔（TSV）从第一表面延伸到第二表面。 保护层覆盖半导体衬底的第一表面上的器件。 保护层上的多个有源导电柱具有第一高度。 每个有源导电柱电连接到多个装置中的至少一个。 保护层上的多个虚设导电柱具有第二高度。 每个虚拟导电柱与多个装置电隔离。 第一高度和第二高度基本相等。

公开(公告)号：US20110198747A1

公开(公告)日：2011-08-18

申请号：US12706086

申请日：2010-02-16

申请人： Hung-Jui Kuo ,  Chung-Shi Liu ,  Chen-Hua Yu

发明人： Hung-Jui Kuo ,  Chung-Shi Liu ,  Chen-Hua Yu

IPC分类号： H01L23/498 ,  H01L21/768

CPC分类号： H01L24/14 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/522 ,  H01L23/5256 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L2221/6834 ,  H01L2224/11462 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2224/13099

摘要： A semiconductor component formed on a semiconductor substrate is provided. The semiconductor substrate has a first surface and a second surface. The semiconductor substrate includes a plurality of devices on the first surface. A plurality of through silicon vias (TSVs) in the semiconductor substrate extends from the first surface to the second surface. A protection layer overlies the devices on the first surface of the semiconductor substrate. A plurality of active conductive pillars on the protection layer have a first height. Each of the active conductive pillars is electrically connected to at least one of the plurality of devices. A plurality of dummy conductive pillars on the protection layer have a second height. Each of the dummy conductive pillars is electrically isolated from the plurality of devices. The first height and the second height are substantially equal.

摘要翻译： 设置形成在半导体基板上的半导体部件。 半导体衬底具有第一表面和第二表面。 半导体衬底包括在第一表面上的多个器件。 半导体衬底中的多个贯通硅通孔（TSV）从第一表面延伸到第二表面。 保护层覆盖半导体衬底的第一表面上的器件。 保护层上的多个有源导电柱具有第一高度。 每个有源导电柱电连接到多个装置中的至少一个。 保护层上的多个虚设导电柱具有第二高度。 每个虚拟导电柱与多个装置电隔离。 第一高度和第二高度基本相等。