公开(公告)号：WO2016111512A1

公开(公告)日：2016-07-14

申请号：PCT/KR2016/000013

申请日：2016-01-04

申请人： SAMSUNG ELECTRONICS CO., LTD.

发明人： BEAK, O-hyun ,  KUK, Keon ,  KO, Young-chul ,  KIM, Woon-bae

IPC分类号： H01L23/60

CPC分类号： H01L23/552 ,  B05C5/001 ,  B05C5/027 ,  H01L21/02255 ,  H01L21/32051 ,  H01L21/56 ,  H01L21/67115 ,  H01L23/291 ,  H01L23/293 ,  H01L23/295 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/04042 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2224/92125 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06537 ,  H01L2225/06541 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1432 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/14511 ,  H01L2924/15311 ,  H01L2924/15331 ,  H04W4/50 ,  H05K1/181 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00

摘要： A semiconductor package includes a semiconductor chip mounted on a substrate, an insulating layer covering at least a portion of the semiconductor chip and including a thixotropic material or a hot melt material, and a shielding layer covering at least a portion of the semiconductor chip and the insulating layer. A method of manufacturing the semiconductor package includes forming an insulating layer and a shielding layer having a high aspect ratio by using a three-dimensional printer.

摘要翻译： 半导体封装包括安装在基板上的半导体芯片，覆盖半导体芯片的至少一部分并且包括触变材料或热熔材料的绝缘层，以及覆盖半导体芯片的至少一部分的屏蔽层和 绝缘层。 制造半导体封装的方法包括通过使用三维打印机形成具有高纵横比的绝缘层和屏蔽层。

公开(公告)号：WO2016171805A1

公开(公告)日：2016-10-27

申请号：PCT/US2016/021405

申请日：2016-03-08

申请人： APPLE INC.

发明人： ZHAI, Jun ,  HU, Kunzhong

IPC分类号： H01L21/60 ,  H01L23/538 ,  H01L25/065

CPC分类号： H01L25/105 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/73 ,  H01L24/82 ,  H01L24/92 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/24011 ,  H01L2224/24105 ,  H01L2224/24225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/82005 ,  H01L2224/82101 ,  H01L2224/82106 ,  H01L2224/83101 ,  H01L2224/83855 ,  H01L2224/83862 ,  H01L2224/83874 ,  H01L2224/92125 ,  H01L2224/92225 ,  H01L2224/92244 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1431 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1443 ,  H01L2924/1451 ,  H01L2924/14511 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2224/81 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/19

摘要： Vertically stacked system in package structures are described. A package includes a first level (125) molding (122) and fan out structure (130), a third level (185) molding (182) and fan out structure (190) and a second level (155) molding (152) and fan out structure (160) between the first and third levels (125, 185). The first level (125) molding (122) and fan out structure (130) includes a first level die (110), the second level (155) molding (152) and fan out structure (160) includes back-to-back facing dies (142), with a front surface of each die (142) bonded to a redistribution layer (130, 160), and the third level (185) molding (182) includes a third level die (172). A plurality of first level molding dies (110) may be used. The first level die (110) may be a volatile memory die, the second level dies (142) may be non-volatile memory dies and the third level die (172) may be an active die. In a method of forming the vertical stack system in package, a carrier substrate may be used and later removed.

摘要翻译： 描述了包装结构中的垂直堆叠系统。 包装包括第一级（125）模制件（122）和扇出结构（130），第三级（185）模制件（182）和扇出结构（190）和第二级（155）模制件（152）和 在第一和第三级（125,185）之间的扇出结构（160）。 第一级（125）模制（122）和扇出结构（130）包括第一级模具（110），第二级（155）模制件（152）和扇出结构（160）包括背对背 模具（142），其中每个模具（142）的前表面结合到再分布层（130,160），并且第三级（185）模制件（182）包括第三级模具（172）。 可以使用多个第一级成型模具（110）。 第一级管芯（110）可以是易失性存储器管芯，第二级管芯（142）可以是非易失性存储器管芯，并且第三级管芯（172）可以是有源管芯。 在封装中形成垂直堆叠系统的方法中，可以使用载体衬底并随后去除。

公开(公告)号：WO2012145201A1

公开(公告)日：2012-10-26

申请号：PCT/US2012/032997

申请日：2012-04-11

申请人： TESSERA, INC ,  HABA, Belgacem ,  CRISP, Richard, Dewitt ,  ZOHNI, Wael

发明人： HABA, Belgacem ,  CRISP, Richard, Dewitt ,  ZOHNI, Wael

IPC分类号： H01L25/10 ,  H01L25/065 ,  H01L23/31

CPC分类号： H01L23/50 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/16 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05599 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16245 ,  H01L2224/29101 ,  H01L2224/29191 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32227 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/48095 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48472 ,  H01L2224/4911 ,  H01L2224/49112 ,  H01L2224/49175 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/06575 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1047 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01076 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/12 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1435 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/1443 ,  H01L2924/14511 ,  H01L2924/15151 ,  H01L2924/15165 ,  H01L2924/1517 ,  H01L2924/15172 ,  H01L2924/15182 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/157 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2924/00012

摘要： A microelectronic assembly 10 can include a substrate 30 having first and second surfaces 34, 58, an aperture 39 extending therebetween, and terminals 36. The assembly 10 can also include a first microelectronic element 12 having a front surface 16 facing the first surface 34, a second microelectronic element 14 having a front surface 22 projecting beyond an edge 29 of the first microelectronic element, first and second leads 70, 76 electrically connecting contacts 20, 52 of the microelectronic elements to the terminals, and third leads 73 electrically interconnecting the contacts of the first and second microelectronic elements. The contacts 20 of the first microelectronic element 12 can be disposed adjacent the edge 29. The contacts 26 of the second microelectronic element 14 can be disposed in a central region 19 of the front surface 22 thereof. The leads 70, 76, 99 can have portions aligned with the aperture 39.

摘要翻译： 微电子组件10可以包括具有第一和第二表面34,58，在其间延伸的孔39和端子36的基板30.组件10还可以包括具有面向第一表面34的前表面16的第一微电子元件12， 具有突出超过第一微电子元件的边缘29的前表面22的第二微电子元件14，将微电子元件的触点20,52电连接到端子的第一引线70和第二引线76，以及将触点电连接的第三引线73 的第一和第二微电子元件。 第一微电子元件12的触点20可以邻近边缘29设置。第二微电子元件14的触点26可以设置在其前表面22的中心区域19中。 引线70,76,99可以具有与孔39对准的部分。

公开(公告)号：WO2012106183A1

公开(公告)日：2012-08-09

申请号：PCT/US2012/022801

申请日：2012-01-26

申请人： MEGICA CORPORATION ,  LIN, Mou-Shiung ,  YANG, Ping-Jung ,  LO, Hsin-Jung ,  LIU, Te-Sheng ,  LEE, Jin-Yuan

发明人： LIN, Mou-Shiung ,  YANG, Ping-Jung ,  LO, Hsin-Jung ,  LIU, Te-Sheng ,  LEE, Jin-Yuan

IPC分类号： H01L21/98 ,  H01L25/065 ,  H01L21/762 ,  H01L21/768 ,  H01L23/48 ,  H01L21/683 ,  H01L21/8234

CPC分类号： H01L25/0657 ,  H01L21/76229 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/80 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/50 ,  H01L2221/6835 ,  H01L2221/68377 ,  H01L2223/54426 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05187 ,  H01L2224/05558 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05655 ,  H01L2224/08145 ,  H01L2224/13111 ,  H01L2224/16225 ,  H01L2224/29187 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/48599 ,  H01L2224/48624 ,  H01L2224/48655 ,  H01L2224/48724 ,  H01L2224/48755 ,  H01L2224/48799 ,  H01L2224/48824 ,  H01L2224/48855 ,  H01L2224/80896 ,  H01L2224/8385 ,  H01L2224/83896 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06562 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/10335 ,  H01L2924/12036 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/1441 ,  H01L2924/1451 ,  H01L2924/14511 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2224/80 ,  H01L2224/83 ,  H01L2924/01046 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82

摘要： Multichip packages or multichip modules may include stacked chips and through silicon/substrate vias (TSVs) formed using enclosure-first technology. Enclosure-first technology may include forming an isolation enclosure associated with a TSV early in the fabrication process, without actually forming the associated TSV. The TSV associated with the isolation enclosure is formed later in the fabrication process. The enclosure-first technology allows the isolation enclosures to be used as alignment marks for stacking additional chips. The stacked chips can be connected to each other or to an external circuit such that data input is provided through the bottom-most (or topmost) chip, data is output from the bottom-most (or topmost) chip. The multichip package may provide a serial data connection, and a parallel connection, to each of the stacked chips.

摘要翻译： 多芯片封装或多芯片模块可以包括堆叠芯片和通过使用封装第一技术形成的硅/衬底通孔（TSV）。 外壳首先技术可以包括在制造过程的早期形成与TSV相关联的隔离外壳，而不实际形成相关的TSV。 与隔离罩相关联的TSV在制造过程中稍后形成。 封装第一技术允许隔离外壳用作堆叠附加芯片的对准标记。 堆叠的芯片可以彼此连接或连接到外部电路，使得通过最底部（或最上面）芯片提供数据输入，数据从最底部（或最顶端）的芯片输出。 多芯片封装可以向每个堆叠的芯片提供串行数据连接和并联连接。

公开(公告)号：WO2012053750A1

公开(公告)日：2012-04-26

申请号：PCT/KR2011/007123

申请日：2011-09-28

申请人： 주식회사 네패스 ,  권용태

发明人： 권용태

IPC分类号： H01L23/12 ,  H01L23/48 ,  H01L23/28

CPC分类号： H01L24/25 ,  H01L21/568 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/20 ,  H01L24/82 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/20 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/14511 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/1904 ,  H01L2924/19105

摘要： 본 발명은, 중앙에 형성된 개구부 및 상기 개구부 주변에 형성된 비어홀을 포함하는 절연 프레임, 상기 개구부에 배치되는 반도체칩, 상기 비어홀에 충진되는 도전부, 상기 도전부의 하면을 노출시키도록 상기 절연 프레임 및 상기 반도체칩의 하면에 형성된 내부 절연층 및 상기 내부 절연층 상에 형성되며 상기 반도체칩과 상기 도전부를 전기적으로 연결하는 내부 신호패턴을 포함하는 반도체칩 패키지 및 상기 반도체칩 패키지들을 수직으로 적층한 반도체 모듈 및 그 제조 방법에 관한 것이다. 이에 따르면, 단일 반도체칩 패키지를 수직으로 적층함으로써 반도체 모듈의 크기가 감소되어 각종 전자 장치의 공간 효율화 및 경량화가 가능하고, 적층된 반도체칩 간의 신호 처리 속도가 향상되는 이점이 있다.

摘要翻译： 半导体封装技术领域本发明涉及一种半导体封装，包括：绝缘框架，具有形成在其中心的开口部分和形成在开口部分周围的通孔; 设置在所述开口上的半导体芯片; 填充通孔的导电部分; 形成在半导体芯片的底面和绝缘框架上的内绝缘层，以露出导电部件的底面; 以及形成在所述内绝缘层上并且电连接所述半导体芯片和所述导电部件的内部信号图案。 本发明还涉及包括多个半导体芯片封装的垂直堆叠的半导体模块及其制造方法。 因此，半导体芯片封装被垂直堆叠，从而减小了半导体模块的尺寸，从而能够使所有类型的电子设备在使用其空间方面的重量和效率得到降低，并且提高了在两者之间的信号处理速度 堆叠的半导体芯片。