公开(公告)号：JP4584700B2

公开(公告)日：2010-11-24

申请号：JP2004366622

申请日：2004-12-17

Applicant: 新光電気工業株式会社

Inventor： 淳 大井 ,  智生 山崎 ,  規良 清水

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/66 ,  H01L2221/68345 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/3011 ,  H05K1/142 ,  H05K1/162 ,  H05K1/185 ,  H05K3/0035 ,  H05K3/007 ,  H05K3/4602 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/09481 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2203/016 ,  H05K2203/0315 ,  Y10T29/43 ,  Y10T29/49002 ,  Y10T29/4913 ,  Y10T29/49147 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165

公开(公告)号：JP4509437B2

公开(公告)日：2010-07-21

申请号：JP2001244673

申请日：2001-08-10

Applicant: Hoya株式会社

Inventor： 理 杉原 ,  勉 浅川

IPC: G01R31/26 ,  G01R31/28 ,  G01R1/073 ,  G01R31/02 ,  H01L21/66 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K3/4644 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0195 ,  H05K2201/09509 ,  H05K2203/0315

公开(公告)号：JP2010157690A

公开(公告)日：2010-07-15

申请号：JP2009261724

申请日：2009-11-17

Applicant: Ibiden Co Ltd ,  イビデン株式会社

Inventor： KARIYA TAKASHI ,  KOMATSU DAIKI

IPC: H01L23/12 ,  H01L23/32 ,  H05K3/46

CPC classification number: H05K1/162 ,  H01L21/486 ,  H01L23/145 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/112 ,  H05K3/108 ,  H05K3/4682 ,  H05K3/4688 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/09436 ,  H05K2201/09509 ,  H05K2201/09527 ,  H05K2201/096 ,  Y10T29/4916 ,  H01L2924/00 ,  H01L2224/0401

Abstract: PROBLEM TO BE SOLVED: To provide a board for mounting an electronic component thereon which is high in mounting reliability. SOLUTION: This board for mounting an electronic component includes: an organic insulation layer 30 formed on a first surface of a support layer 40; first conductor circuits 31 formed on a second surface in contact with the first surface of the support layer 40 within surfaces of the organic insulation layer 30, or in the inside on the second surface side of the organic insulation layer 30; an inorganic insulation layer 20 formed on the first surface located on the side opposite to the second surface in the organic insulation layer 30; second conductor circuits 21 formed in the inorganic insulation layer 20; pads 22 for mounting the electronic component thereon; via conductors 32 formed inside the organic insulation layer 30 for electrically connecting the second conductor circuits 21 to the first conductor circuits 31; a conductor formed on the second surface side located on the side opposite to the first surface in the support layer 40; and conductor posts 41 formed in the support layer 40 for electrically connecting the first conductor circuits 31 to the conductor. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于在其上安装高安装可靠性的电子部件的板。 解决方案：用于安装电子部件的该板包括：形成在支撑层40的第一表面上的有机绝缘层30; 第一导体电路31形成在与有机绝缘层30的表面内的支撑层40的第一表面或有机绝缘层30的第二表面侧的内侧接触的第二表面上; 形成在位于有机绝缘层30中与第二表面相对的一侧的第一表面上的无机绝缘层20; 形成在无机绝缘层20中的第二导体电路21; 垫22，用于在其上安装电子部件; 形成在有机绝缘层30内部的通孔导体32，用于将第二导体电路21电连接到第一导体电路31; 形成在位于支撑层40中的与第一表面相对的一侧的第二表面侧上的导体; 以及形成在支撑层40中的导体柱41，用于将第一导体电路31电连接到导体。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2009246401A

公开(公告)日：2009-10-22

申请号：JP2009175975

申请日：2009-07-29

Applicant: Medtronic Minimed Inc ,  メドトロニック ミニメド インコーポレイテッド

Inventor： PENDO SHAUN ,  SHAH RAJIV

IPC: H05K3/28 ,  H01L21/48 ,  H05K1/16 ,  H05K3/02 ,  H05K3/04 ,  H05K3/40 ,  H05K3/46

CPC classification number: H05K3/467 ,  H01L21/4857 ,  H01L21/4867 ,  H01L2924/0002 ,  H01L2924/19107 ,  H05K1/162 ,  H05K3/048 ,  H05K3/4053 ,  H05K3/4061 ,  H05K3/4664 ,  H05K2201/0179 ,  H05K2203/0278 ,  H05K2203/085 ,  H05K2203/1476 ,  H05K2203/308 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a high wiring density and a strict dimensional tolerance in a multi-layer circuit board. SOLUTION: The multi-layer circuit board includes a dielectric base board 30, and a sacrificial structure 38 formed on a base board 30 and a conductor 36. The sacrificial structure 38 defines a region protected from the deposition of a dielectric layer. The sacrificial structure 38 is removed after the dielectric layer is deposited to form a dielectric thin film layer patterned on the base board 30 and the conductor 36. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：为了在多层电路板中提供高布线密度和严格的尺寸公差。 解决方案：多层电路板包括介电基板30和形成在基板30和导体36上的牺牲结构38.牺牲结构38限定了保护电介质层沉积的区域。 在沉积介电层之后去除牺牲结构38，以形成图案化在基板30和导体36上的电介质薄膜层。（C）2010，JPO＆INPIT

公开(公告)号：JP4347853B2

公开(公告)日：2009-10-21

申请号：JP2006013073

申请日：2006-01-20

Applicant: 三星電機株式会社

Inventor： 順 吉 尹 ,  殷 台 朴 ,  壽 鉉 柳 ,  孝 順 申

IPC: H01G4/33 ,  H05K1/16

CPC classification number: H05K1/162 ,  H01G4/10 ,  H05K2201/0175 ,  H05K2201/0179

公开(公告)号：JP4323137B2

公开(公告)日：2009-09-02

申请号：JP2002161842

申请日：2002-06-03

Applicant: 新光電気工業株式会社

Inventor： 秀明 坂口 ,  博子 小池 ,  光敏 東

IPC: H01L21/822 ,  H01L27/04 ,  H01G2/06 ,  H01G4/06 ,  H01G4/228 ,  H01G4/33 ,  H01G4/35 ,  H01L21/00 ,  H01L21/02 ,  H01L21/20 ,  H01L21/8242 ,  H01L27/08

CPC classification number: H01G4/33 ,  H01G2/06 ,  H01G4/228 ,  H01L21/4857 ,  H01L23/49822 ,  H01L27/0805 ,  H01L28/40 ,  H01L28/65 ,  H01L2924/0002 ,  H05K2201/0179 ,  H05K2201/09509 ,  H01L2924/00

公开(公告)号：JP2009524259A

公开(公告)日：2009-06-25

申请号：JP2008551578

申请日：2007-03-19

Applicant: インテル コーポレイション

Inventor： サラマ，イスラム ,  ミン，ヨンキ

IPC: H01L23/12 ,  H01G4/12 ,  H01G4/30 ,  H01L25/00

CPC classification number: H05K1/162 ,  H01L23/49822 ,  H01L23/50 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K3/4602 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2203/1105

Abstract: 本発明の複数の実施例は、集積回路パッケージのパッケージ基板上に形成された薄膜キャパシタを有する。 前記薄膜キャパシタは、第1電極層、第2電極層、及び前記第1電極層と第2電極層の間に存在する誘電体層を有する。 前記第1電極層、前記第2電極層、及び前記誘電体層の各々は、前記パッケージ基板上に個別的かつ直接的に形成される。 他の実施例についても記載かつ主張している。

公开(公告)号：JP2009135492A

公开(公告)日：2009-06-18

申请号：JP2008294709

申请日：2008-11-18

Applicant: Ibiden Co Ltd ,  イビデン株式会社

Inventor： TANAKA HIRONORI

IPC: H05K3/46 ,  H05K1/16

CPC classification number: H05K1/162 ,  H05K1/0269 ,  H05K1/112 ,  H05K3/205 ,  H05K3/4602 ,  H05K3/4644 ,  H05K2201/0179 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09518 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/09918 ,  H05K2203/166

Abstract: PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board suppressing moisture absorption of a capacitor, and reducing current leak; and the like. SOLUTION: This multilayer printed wiring board 10 is provided with a core board 21; a first interlayer resin insulation layer 36a; a layered capacitor section 40 having a high dielectric layer 43 and first and second layered electrodes 41 and 42; a second interlayer resin insulation layer 36b; a power plane layer 52P; an outermost interlayer resin insulation layer 36d; a plurality of via conductors penetrating each interlayer resin insulation layer; and a mounting part 60 having a pad 61 for the ground and a pad 62 for power for mounting a semiconductor element thereon. The via conductor includes a ground via conductor 61a and a power via conductor 62a, the first layered electrode 41 is connected to the pad 61 for the ground through the ground via conductor 61a, and the second layered electrode 42 is connected to the pad 62 for power through the power via conductor 62a. COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供抑制电容器吸湿的多层印刷线路板，并减少电流泄漏; 等等。 解决方案：该多层印刷电路板10设置有芯板21; 第一层间树脂绝缘层36a; 具有高电介质层43和第一和第二层状电极41和42的层状电容器部分40; 第二层间树脂绝缘层36b; 功率平面层52P; 最外层间树脂绝缘层36d; 穿过每个层间树脂绝缘层的多个通孔导体; 以及具有用于接地的焊盘61的安装部分60和用于将半导体元件安装在其上的电源的焊盘62。 通孔导体包括接地通孔导体61a和电源通孔导体62a，第一层状电极41通过接地通孔导体61a连接到接地焊盘61，第二层状电极42连接到焊盘62 通过导体62a通电。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JPWO2007043683A1

公开(公告)日：2009-04-23

申请号：JP2007540223

申请日：2006-10-16

Applicant: イビデン株式会社

Inventor： 苅谷　隆 ,  隆 苅谷 ,  宏徳 田中 ,  宏徳 田中

IPC: H01L23/12

CPC classification number: H05K1/162 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/642 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/3011 ,  H05K3/4602 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0352 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09827 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  H01L2224/05599

Abstract: 実施形態の多層プリント配線板では、薄膜コンデンサ40の下部電極41と下部ビアホール導体45との接触面積(下部電極内ホール41bの側面積)がビアホール導体を下部電極41に突き当たるように形成した場合の接触面積(下部電極内ホール41bの底面積)に比べて大きく、また、下部電極41の厚さがビルドアップ部30のBU導体層32よりも厚い。しかも、下部ビアホール導体45は下部電極内ホール41bと絶縁層内ホール26bとの接続部位Jにて屈曲している。このため、ヒートサイクル試験後に下部ビアホール導体45と下部電極41との間で剥離が生じにくい。【選択図】図3

公开(公告)号：JP2008270804A

公开(公告)日：2008-11-06

申请号：JP2008106013

申请日：2008-04-15

Applicant: Samsung Electro Mech Co Ltd ,  三星電機株式会社

Inventor： LIM SEONG-TAEK ,  CHUNG YUL-KYO ,  KIM WOON-CHUN

IPC: H01G4/12 ,  H01G4/33

CPC classification number: H01G4/33 ,  H01G2/06 ,  H01G4/10 ,  H05K1/162 ,  H05K3/048 ,  H05K3/244 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2203/0315 ,  Y10T29/435

Abstract: PROBLEM TO BE SOLVED: To provide a capacitor and its manufacturing method by which planarization of a substrate can be realized, its adhesive force with a titania nanosheet can be improved, while maintaining electrode functions of Cu in the substrate, the titania nanosheet having a desired shape, a desired number of layers and desired thickness can be realized on the patterned substrate. SOLUTION: The capacitor includes the substrate, a polymer layer which is formed on one side of the substrate, a circuit pattern which is selectively formed on the polymer layer and the titania nanosheet, corresponding to the circuit pattern. COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 解决问题：为了提供可以实现基板平面化的电容器及其制造方法，可以提高其与二氧化钛纳米片的粘合力，同时保持基板中的Cu的电极功能，二氧化钛纳米片 具有期望的形状，可以在图案化的衬底上实现期望数量的层和期望的厚度。 解决方案：电容器包括基板，形成在基板的一侧上的聚合物层，对应于电路图案的选择性地形成在聚合物层上的电路图案和二氧化钛纳米片。 版权所有（C）2009，JPO＆INPIT