公开(公告)号：JPWO2012014692A1

公开(公告)日：2013-09-12

申请号：JP2012526417

申请日：2011-07-14

Applicant: 株式会社村田製作所

Inventor： 喜人 大坪 ,  喜人 大坪

IPC: H05K3/46

CPC classification number: H05K1/0298 ,  H05K3/00 ,  H05K3/4629 ,  H05K2201/0187 ,  H05K2201/09136 ,  H05K2201/09672

Abstract: 表面の平坦性が良好で、部品実装性に優れたセラミック多層基板および該セラミック多層基板を効率良く製造することが可能なセラミック多層基板の製造方法を提供する。積層された複数のセラミック層1と、セラミック層を介して積層され、少なくとも一部が積層方向から見て互いに重なるように配設された複数の内部導体3と、内部導体とは異なる層に配設され、積層方向から見て互いに重なる内部導体のうちの少なくとも2層が重なる内部導体重なり領域と積層方向から見て重なり、かつ平面面積が内部導体重なり領域の平面面積の2倍以下の、焼結していない無機材料粉末を含んでなる拘束層2とを備えた構成とする。拘束層2の平面面積をセラミック層1の平面面積の1/2以下にする。拘束層2を、内部導体重なり領域の全てを覆うように配設する。

公开(公告)号：JP5111500B2

公开(公告)日：2013-01-09

申请号：JP2009513946

申请日：2007-05-14

Applicant: イビデン株式会社

Inventor： 通昌 高橋 ,  雅一 青山

IPC: H05K3/46

CPC classification number: H05K3/4691 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/16225 ,  H05K1/0366 ,  H05K3/0052 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/0209 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2203/1536 ,  H01L2924/00014

Abstract: A wiring board of the present invention is structured with first substrate 1, second substrate 2 having a smaller mounting area than that of first substrate 1, and base substrate 3 laminated between first substrate 1 and second substrate 2, and having vias 44 formed in at least either first substrate 1 or second substrate 2 and a through-hole 63 which penetrates base substrate 3.

公开(公告)号：JP2012238874A

公开(公告)日：2012-12-06

申请号：JP2012162648

申请日：2012-07-23

Applicant: Schweizer Electronic Ag ,  シュバイツァー エレクトロニク アーゲー

Inventor： ULRICH OCKENFUSS ,  THOMAS GOTTWALD

IPC: H05K3/46 ,  H01L23/12 ,  H05K3/00

CPC classification number: H05K1/185 ,  H01L24/18 ,  H01L24/82 ,  H01L2224/18 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/3511 ,  H05K1/141 ,  H05K3/284 ,  H05K3/429 ,  H05K3/4611 ,  H05K2201/0187 ,  H05K2201/049 ,  H05K2201/09509 ,  H05K2201/10674 ,  H05K2201/2036 ,  Y10T428/24917 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a multilayer printed circuit board structure and a manufacturing method relating to it, by which one or more electric components can be assembled inside a multilayer structure at comparatively low costs and high functional reliability.SOLUTION: A multilayer printed circuit board structure comprises: a laminate stack including electrical insulation layers 7, 9 and conductive path structures 10, 11; and an insert 1 that exists inside the laminate stack and expands in a lateral direction only in a partial region of a surface of the laminate stack, and to which at least one passive or active electric component 2 and related redistribution lines 4, 5 are mounted. The insert 1 is embedded between electrical insulation liquid resin layer or prepreg layers 7, 9 across two entire regions covering both faces of the insert, and a front face of the insert is surrounded by a resin material liquefied during compressing or laminating the structure without a gap.

Abstract translation: 要解决的问题：为了提供一种多层印刷电路板结构及其制造方法，通过该多层印刷电路板结构，可以以较低成本和高功能可靠性将一个或多个电气部件组装在多层结构内。 解决方案：多层印刷电路板结构包括：包括电绝缘层7,9和导电路径结构10,11的层压叠层; 以及插入物1，其存在于层压体叠层内部，仅在叠层叠层的表面的部分区域中沿横向方向膨胀，并且至少一个无源或有源电气部件2和相关再分配线4,5被安装到该插入件1上 。 插入物1被嵌入电绝缘液体树脂层或预浸料层7,9之间，覆盖插入件的两个表面的两个整个区域，并且插入件的前表面被在压缩或层压结构期间液化的树脂材料包围，而没有 间隙。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP5088138B2

公开(公告)日：2012-12-05

申请号：JP2007545204

申请日：2006-11-08

Applicant: 日本電気株式会社

Inventor： 真司 渡邉 ,  伸弘 三上 ,  淳哉 佐藤 ,  健一郎 藤井 ,  勝巳 阿部 ,  篤昌 澤田

IPC: H05K1/18 ,  H05K1/02

CPC classification number: H05K1/18 ,  H01L24/18 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/24998 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/1515 ,  H01L2924/15151 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/19104 ,  H01L2924/19105 ,  H01L2924/3011 ,  H01L2924/3511 ,  H05K1/023 ,  H05K1/0271 ,  H05K1/0284 ,  H05K1/185 ,  H05K1/189 ,  H05K3/0014 ,  H05K3/32 ,  H05K3/4644 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/0195 ,  H05K2201/09018 ,  H05K2201/09036 ,  H05K2201/09045 ,  H05K2201/09118 ,  H05K2201/09436 ,  H05K2201/10477 ,  H05K2201/10515 ,  H05K2201/1053 ,  H05K2201/10636 ,  H05K2201/10734 ,  H05K2203/1469 ,  H05K2203/302 ,  Y02P70/611 ,  H01L2924/00

Abstract: An object of the present invention is to allow stress that may be applied to a semiconductor package to be suppressed, when the semiconductor package is mounted on a curved board. In a mount board 1, a semiconductor package 20 is mounted on a curved board 10 including a curved surface on at least a portion thereof. The curved board 10 includes a pedestal portion 13a disposed on a region of the curved surface portion where the semiconductor package 20 is mounted and having an upper surface thereof formed flat, and a plurality of pad portions 15a disposed on the flat surface of the pedestal portion 13a. The pedestal portion 13a is formed of an insulating material. The semiconductor package 20 is mounted on the pad portions 15a.

公开(公告)号：JP5059950B2

公开(公告)日：2012-10-31

申请号：JP2010542082

申请日：2009-12-01

Applicant: イビデン株式会社

Inventor： 通昌 高橋

IPC: H05K3/46

CPC classification number: H05K1/142 ,  H05K3/0052 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4691 ,  H05K3/4694 ,  H05K2201/0187 ,  H05K2201/0715 ,  H05K2201/09127 ,  H05K2201/09972 ,  H05K2203/063 ,  Y10T29/49155

公开(公告)号：JP4973743B2

公开(公告)日：2012-07-11

申请号：JP2010015153

申请日：2010-01-27

Applicant: イビデン株式会社

Inventor： 大基 小松 ,  隆 苅谷

IPC: H01L23/15 ,  H01L23/12

CPC classification number: H01L23/13 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5383 ,  H01L23/5385 ,  H01L23/5387 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/12044 ,  H05K1/0306 ,  H05K1/144 ,  H05K1/183 ,  H05K3/4602 ,  H05K3/4605 ,  H05K3/4608 ,  H05K3/4691 ,  H05K3/4694 ,  H05K2201/0187 ,  H05K2201/055 ,  H05K2201/068 ,  H05K2201/09509 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/063 ,  H01L2224/05599

公开(公告)号：JP4829028B2

公开(公告)日：2011-11-30

申请号：JP2006208770

申请日：2006-07-31

Applicant: 富士通株式会社

Inventor： 大輔 水谷 ,  竜彦 田島

IPC: H05K1/02

CPC classification number: H05K1/024 ,  H05K1/0298 ,  H05K2201/0187 ,  H05K2201/0195 ,  H05K2201/0209 ,  Y10T29/49126

公开(公告)号：JP4810772B2

公开(公告)日：2011-11-09

申请号：JP2001231444

申请日：2001-07-31

Applicant: パナソニック株式会社

Inventor： 勝政 三木 ,  秀二 井田 ,  勇治 御堂 ,  哲広 是近 ,  涼 木村

IPC: H01G9/28 ,  H01G9/00 ,  H01G9/004 ,  H01G9/012 ,  H01G9/04 ,  H01G9/08 ,  H01G9/15 ,  H01L23/12 ,  H01L23/50 ,  H01L25/00 ,  H05K1/16 ,  H05K1/18 ,  H05K3/46

CPC classification number: H05K1/185 ,  H01G4/40 ,  H01G9/15 ,  H01L23/50 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/162 ,  H05K2201/0187 ,  H05K2203/0315 ,  H01L2924/00

公开(公告)号：JP4756710B2

公开(公告)日：2011-08-24

申请号：JP2007526911

申请日：2006-07-28

Applicant: 共栄電資株式会社 ,  株式会社フジクラ

Inventor： 亮 加藤 ,  洋 原田 ,  一郎 照沼 ,  祥史 畠山 ,  敦司 百田 ,  安男 竹村 ,  健 長谷川

IPC: H05K3/46

CPC classification number: H05K3/4691 ,  H05K1/036 ,  H05K3/4626 ,  H05K3/4652 ,  H05K3/4655 ,  H05K2201/0187 ,  H05K2201/0195 ,  H05K2201/10303 ,  H05K2203/308 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49165

公开(公告)号：JP4700332B2

公开(公告)日：2011-06-15

申请号：JP2004350731

申请日：2004-12-03

Applicant: イビデン株式会社

Inventor： 晶良 持田 ,  隆 苅谷

IPC: H05K3/46 ,  H05K1/11 ,  H05K1/16

CPC classification number: H05K1/162 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K3/4602 ,  H05K2201/0133 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10522 ,  H05K2201/10734