公开(公告)号：JP2018172790A

公开(公告)日：2018-11-08

申请号：JP2018060564

申请日：2018-03-27

Applicant: JX金属株式会社

Inventor： 福地 亮

IPC: C25D5/12 ,  C25D7/06 ,  B32B15/01 ,  H05K1/09 ,  C25D5/16

CPC classification number: H05K1/0242 ,  B32B15/08 ,  B32B15/20 ,  B32B2250/02 ,  B32B2250/03 ,  B32B2255/06 ,  B32B2255/205 ,  B32B2367/00 ,  B32B2457/08 ,  H05K3/025 ,  H05K3/4652 ,  H05K3/4682 ,  H05K2201/0338 ,  H05K2201/0355 ,  H05K2201/0358 ,  H05K2201/0379 ,  H05K2201/0382 ,  H05K2201/0391 ,  H05K2203/0152 ,  H05K2203/0156 ,  H05K2203/016 ,  H05K2203/0307

Abstract: 【課題】高周波回路基板に用いても伝送損失が良好に抑制される表面処理銅箔を提供する。 【解決手段】少なくとも一方の表面に表面処理層が形成された表面処理銅箔であって、表面処理層におけるCo及びNi及びMoの合計付着量が1000μg/dm 2 以下であり、表面処理層は、三つ以上の突起を有する粒子を0.4個/μm 2 以上有し、表面処理層側の接触式粗さ計で測定した表面粗さRzが1.3μm以下である表面処理銅箔。 【選択図】図1

公开(公告)号：JP6318638B2

公开(公告)日：2018-05-09

申请号：JP2014006969

申请日：2014-01-17

Applicant: 富士通株式会社

Inventor： ▲濱▼尾 将太郎 ,  田村 喜朗 ,  黒澤 利紀

IPC: H05K3/34

CPC classification number: H05K1/115 ,  H05K1/111 ,  H05K3/3442 ,  H05K3/3452 ,  H05K2201/0391 ,  H05K2201/09381 ,  H05K2201/099 ,  Y02P70/611

公开(公告)号：JP2016032066A

公开(公告)日：2016-03-07

申请号：JP2014154857

申请日：2014-07-30

Applicant: イビデン株式会社

Inventor： 高橋 延也

IPC: H05K1/02

CPC classification number: H05K1/0296 ,  H01L23/49866 ,  H01L23/5386 ,  H01L24/17 ,  H05K1/0313 ,  H05K3/16 ,  H05K3/18 ,  H01L21/4857 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1703 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/18 ,  H01L2924/1436 ,  H01L2924/15192 ,  H01L2924/15311 ,  H05K1/09 ,  H05K1/111 ,  H05K1/141 ,  H05K2201/0326 ,  H05K2201/0364 ,  H05K2201/0391 ,  H05K2201/0769 ,  H05K2201/09236 ,  H05K2201/0929 ,  H05K2201/094 ,  H05K2201/09654 ,  H05K2201/097 ,  H05K2201/09736 ,  H05K2201/098 ,  H05K3/4007

Abstract: 【課題】導体パッド間に形成された導体配線パターンの隣接する配線のイオンマイグレーションを低減することができるプリント配線基板を提供する。 【解決手段】プリント配線基板は、第2絶縁層26と、第2絶縁層26の上に形成された複数の導体パッド34,34と、導体パッド34,34間に形成された第1導体パターン30および第2導体パターン40を有した導体配線パターン60とを備え、第1導体パターン30は複数の第1配線31,31,…を有し、第2導体パターン40は複数の第2配線41,41,…を有し、第1配線31,31,…と第2配線41,41,…とは、第2絶縁層26の上で交互に配列されており、第1配線31には、第2絶縁層26との界面に第1金属層33が設けられ、第2配線41には、第2絶縁層26との界面に第2金属層43が設けられ、第1金属層33と第2金属層43とは異なる金属からなる。 【選択図】図2

Abstract translation: 要解决的问题：提供一种能够减少形成在导体焊盘之间的导体布线图案的相邻布线之间的离子迁移的印刷布线板。解决方案：印刷布线板包括第二绝缘层26，多个导体焊盘34 形成在第二绝缘层26上的导体布线图案60以及形成在导体焊盘34,34之间的具有第一导体图案30和第二导体图案40的导体布线图案60.第一导体图案30具有多个第一 互连31,31 ...和第二导体图案40具有多个第二互连41,41。第一互连31,31和...和第二互连41,41，...交替布置在第二互连 绝缘层26.第一互连件31具有设置在与第二绝缘层26的界面处的第一金属层33，第二互连件41具有第二金属层43 在与第二绝缘层26的界面处。第一金属层33和第二金属层43由彼此不同的金属构成。图2

公开(公告)号：JP2015103543A

公开(公告)日：2015-06-04

申请号：JP2013240660

申请日：2013-11-21

Applicant: イビデン株式会社

Inventor： 國枝 雅敏 ,  照井 誠 ,  富永 亮二郎 ,  苅谷 隆

IPC: H05K3/42 ,  H05K3/46

CPC classification number: H05K3/4682 ,  H01L2224/16227 ,  H05K1/0256 ,  H05K1/0265 ,  H05K1/09 ,  H05K1/112 ,  H05K1/113 ,  H05K1/114 ,  H05K1/185 ,  H05K2201/0352 ,  H05K2201/0391 ,  H05K2201/0761 ,  H05K2201/0769 ,  H05K2201/094 ,  H05K2201/09736 ,  H05K2201/0989 ,  H05K2201/10015 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2201/2081 ,  H05K2203/1394 ,  H05K3/243 ,  H05K3/244 ,  H05K3/3436 ,  Y02P70/611 ,  Y10T29/49155

Abstract: 【課題】 ファインピッチに実装用のパッドを設け得るプリント配線板を提供する。 【解決手段】 ソルダーレジスト層70Fが銅配線層58Cを被覆し、ニッケル配線層58CNは露出させる。ソルダーレジスト層70Fから露出するニッケル配線層58CNをICチップ実装用のパッドとして用いることで、ファインピッチなパッドを形成することができる。 【選択図】 図3

Abstract translation: 要解决的问题：提供一种能够提供以微小间距安装的焊盘的印刷线路板。解决方案：阻焊层70F覆盖铜布线层58C，并且暴露镍布线层58CN。 将从阻焊层70F露出的镍布线层58CN用作安装IC芯片的焊盘，从而能够形成具有细间距的焊盘。

公开(公告)号：JPWO2013051236A1

公开(公告)日：2015-03-30

申请号：JP2013537409

申请日：2012-10-02

Applicant: パナソニック株式会社

Inventor： 崇 大迫 ,  崇 大迫

IPC: G09F9/00 ,  H05K7/20

CPC classification number: G09G3/36 ,  H01L51/50 ,  H05K1/0203 ,  H05K1/0265 ,  H05K1/189 ,  H05K2201/0391 ,  H05K2201/10136

Abstract: 表示パネル(20)と、表示パネル(20)へ駆動電流を供給するための電源配線(70a)及び電源配線(70b)、表示パネル(20)に制御信号を伝達するための信号配線(80a)、及び集積回路素子(60b)を有し、表示パネル(20)と接続されたフレキシブル回路基板(30b)とを備え、フレキシブル回路基板(30b)は、電源配線(70a)及び電源配線(70b)と接続される金属パターン(130)を備え、金属パターン(130)は、集積回路素子(60b)の外表面に直接、または熱伝導体を介して接触する。

Abstract translation: 一种显示面板（20），电源布线（70A）和用于提供驱动电流到所述显示面板（20）的电源布线（70B），用于发送控制信号至显示面板（20）的信号线（80A） ，并且具有连接到所述显示面板（20）的集成电路装置（60B），以及柔性电路板（30B），所述柔性电路板（30b）上，该电源布线（70a）上与电源布线（70B） 包括连接到所述金属图案（130）的金属图案（130）直接接触，或通过集成电路元件（60B）的外表面上的热导体。

公开(公告)号：JP5231340B2

公开(公告)日：2013-07-10

申请号：JP2009140529

申请日：2009-06-11

Applicant: 新光電気工業株式会社

Inventor： 幸太郎 小谷

IPC: H01L23/12 ,  H05K3/24

CPC classification number: C25D1/003 ,  C25D5/022 ,  C25D5/14 ,  H01L21/4857 ,  H01L23/3675 ,  H01L23/49822 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/19105 ,  H01L2924/3511 ,  H05K3/205 ,  H05K3/4682 ,  H05K2201/0391 ,  H05K2201/09736 ,  H05K2201/10371 ,  H05K2201/10674 ,  H05K2203/0361 ,  H01L2224/0401

公开(公告)号：JP2013128118A

公开(公告)日：2013-06-27

申请号：JP2012276288

申请日：2012-12-18

Applicant: Samsung Electro-Mechanics Co Ltd ,  サムソン エレクトロ−メカニックス カンパニーリミテッド.

Inventor： HYUN JIN GUL ,  KIM JIN GU ,  CHUANG YOUNG DO ,  JEONG HYUN JIN

IPC: H05K3/46 ,  H05K1/02

CPC classification number: H05K1/0296 ,  H05K1/0216 ,  H05K3/02 ,  H05K3/4673 ,  H05K2201/0391 ,  H05K2201/09781

Abstract: PROBLEM TO BE SOLVED: To provide a printed circuit board and a method of manufacturing the same which can form a flattened insulating layer, control the thickness of the insulating layer to reduce a crosstalk phenomenon, and control an impedance value of a circuit pattern.SOLUTION: A printed circuit board 100 comprises: a base substrate 110; one or more circuit patterns 120 formed on the base substrate; dummy patterns 130; and an insulating layer 140 formed on the circuit patterns and the dummy patterns. The distance D between patterns adjacent to each other among the circuit patterns and the dummy patterns satisfies the specified relation 1, where T1 represents the thickness of the circuit patterns or the dummy patterns and T2 represents the maximum thickness of the insulating layer.

Abstract translation: 要解决的问题：为了提供能够形成扁平绝缘层的印刷电路板及其制造方法，控制绝缘层的厚度以减少串扰现象，并且控制电路的阻抗值 模式。 解决方案：印刷电路板100包括：基底110; 形成在基底基板上的一个或多个电路图案120; 虚拟图案130; 以及形成在电路图案和虚拟图案上的绝缘层140。 在电路图案和虚设图案之间彼此相邻的图案之间的距离D满足规定的关系1，其中T1表示电路图案或虚设图案的厚度，T2表示绝缘层的最大厚度。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP5165912B2

公开(公告)日：2013-03-21

申请号：JP2007066900

申请日：2007-03-15

Applicant: 株式会社日立製作所 ,  エルピーダメモリ株式会社

Inventor： 裕 植松 ,  達也 齊藤 ,  英樹 大坂 ,  洋二 西尾 ,  俊一 斉藤

IPC: H01L23/12

CPC classification number: H05K1/0231 ,  H01L23/50 ,  H01L23/5385 ,  H01L23/66 ,  H01L2224/16225 ,  H01L2924/12044 ,  H01L2924/3011 ,  H05K1/09 ,  H05K1/111 ,  H05K1/167 ,  H05K2201/0352 ,  H05K2201/0391 ,  H05K2201/09236 ,  H05K2201/09309 ,  H05K2201/09481 ,  H05K2201/09781 ,  H05K2201/10636 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2924/00

公开(公告)号：JP2013016661A

公开(公告)日：2013-01-24

申请号：JP2011148715

申请日：2011-07-04

Applicant: Toyota Industries Corp ,  株式会社豊田自動織機

Inventor： ASANO HIROAKI ,  KOIKE YASUHIRO ,  OZAKI KIMINORI ,  SHIMATSU HITOSHI ,  FURUTA TETSUYA ,  MIYAKE MASAO ,  HAYAKAWA TAKAHIRO ,  ASAI TOMORO ,  YAMAUCHI RYO

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/20

CPC classification number: H05K1/115 ,  H01F27/2804 ,  H05K1/0265 ,  H05K1/0268 ,  H05K1/0298 ,  H05K1/118 ,  H05K1/165 ,  H05K3/20 ,  H05K2201/0305 ,  H05K2201/0391 ,  H05K2201/09036 ,  H05K2201/0969 ,  H05K2201/09736 ,  H05K2201/09745

Abstract: PROBLEM TO BE SOLVED: To provide a wiring board which enables a thin conductor pattern and a thick conductor pattern to be overlapped on an insulation core substrate without causing a level difference and electrically connects the thin conductor pattern with the thick conductor pattern.SOLUTION: Recessed parts 85, 86 and through holes 80, 81 are formed at second conductor patterns 52, 53. Openings of the recessed parts 85, 86 on the insulation core substrate 30 side and openings of the through holes 80, 81 at the insulation core substrate 30 side are formed so as to connect with each other. First conductor patterns 41, 42 extend to the openings of the recessed parts 85, 86, and the first conductor patterns 41, 42 electrically connect with the second conductor patterns 52, 53 through solder 90, 91.

Abstract translation: 要解决的问题：提供一种能够使薄导体图案和厚导体图案重叠在绝缘芯基板上而不引起电平差并将薄导体图案与厚导体图案电连接的布线板。 解决方案：凹陷部分85,86和通孔80,81形成在第二导体图案52,53处。绝缘芯基板30侧的凹部85,86的开口和通孔80,81的开口 在绝缘芯基板30侧形成为彼此连接。 第一导体图案41,42延伸到凹部85,86的开口，并且第一导体图案41,42通过焊料90,91与第二导体图案52,53电连接。（C） 2013年，JPO＆INPIT

公开(公告)号：JPWO2010044391A1

公开(公告)日：2012-03-15

申请号：JP2010533893

申请日：2009-10-13

Applicant: Jx日鉱日石金属株式会社 ,  Jx日鉱日石金属株式会社

Inventor： 重雄 大坂 ,  重雄 大坂 ,  俊雄 黒沢 ,  俊雄 黒沢 ,  隆 夏目 ,  隆 夏目

IPC: B32B15/04 ,  C23C14/04 ,  C23C14/56

CPC classification number: C23C14/04 ,  C23C14/044 ,  C23C14/08 ,  C23C14/165 ,  C23C14/542 ,  C23C14/562 ,  H05K1/167 ,  H05K2201/0355 ,  H05K2201/0391 ,  H05K2203/0361 ,  Y10T428/12493

Abstract: 金属箔上に、該金属箔より電気抵抗率の高い膜を有する電気抵抗膜付銅箔であって、当該同一金属箔上に電気抵抗の異なる複数の電気抵抗膜が並置されていることを特徴とする電気抵抗膜付金属箔。従来利用されている内蔵抵抗体は、銅箔の上に1種類の物質で1抵抗体が構成されている。しかし、実際に実装する場合一つの抵抗体よりは、二つの抵抗体、更には複数の抵抗体の方が、回路設計の許容度の増加及び工数の低減になる。本発明は1枚の金属箔上へ2種類以上の抵抗体を持つ抵抗内蔵金属箔を提供することを課題とする。