公开(公告)号：KR20210033412A

公开(公告)日：2021-03-26

申请号：KR1020200104378A

申请日：2020-08-20

Applicant: 도요타지도샤가부시키가이샤

Inventor： 가즈아키 오카모토 ,  히로시 야나기모토 ,  렌타로 모리

IPC: H05K3/18 ,  C25D3/38 ,  C25D5/02 ,  H05K3/16 ,  H05K3/38

CPC classification number: H05K3/188 ,  H05K3/388 ,  H05K3/243 ,  C23C18/08 ,  C25D5/02 ,  C25D5/028 ,  C25D5/06 ,  H05K3/108 ,  H05K3/16 ,  H05K3/205 ,  H05K3/241 ,  H05K3/242 ,  H05K3/246 ,  H05K3/384 ,  H05K3/4007 ,  H05K3/423 ,  C25D3/38 ,  H05K2201/0338 ,  H05K2201/0341 ,  H05K2201/0347 ,  H05K2201/0391 ,  H05K2201/098 ,  H05K2201/09827 ,  H05K2201/09981 ,  H05K2203/0713 ,  H05K2203/0716 ,  H05K2203/0723

Abstract: 수지제의 레지스트 패턴을 마련하는 일 없이, 밀착성이 양호한 배선층이 형성된 배선 기판의 제조 방법을 제공한다.
배선 기판(1)의 제조 방법은, 절연성의 기재(2)의 표면에, 도전성을 갖는 하지층(4)이 마련되고, 하지층(4)의 표면(4a)에, 소정 패턴의, 금속을 함유하는 시드층(5)이 마련된 시드층을 갖는 기재(9)를 준비하고, 고체 전해질막(13)을 시드층(5) 및 하지층(4)에 압박하고, 양극(11)과 하지층(4) 사이에 전압을 인가하여, 고체 전해질막(13)에 함유된 금속 이온을 환원함으로써 시드층(5)의 표면(5a)에 금속층(6)을 형성하고, 하지층(4) 중 시드층(5) 및 금속층(6)이 형성되어 있지 않은 노출 영역(R)을 제거함으로써, 기재(2)의 표면에, 하지층(4), 시드층(5) 및 금속층(6)에 의해 구성되는 배선층(3)을 형성하고, 시드층(5)의 표면(5a)에 금속층(6)을 형성할 때에 있어서, 하지층(4)의 표면의 적어도 시드층(5)이 형성되어 있지 않은 영역은, 산화물을 포함하고 있다.

公开(公告)号：JP6168556B2

公开(公告)日：2017-07-26

申请号：JP2013220747

申请日：2013-10-24

Applicant: オムロンオートモーティブエレクトロニクス株式会社

Inventor： 蜂谷 孝治 ,  小林 知善 ,  中林 幸一

IPC: H01F37/00 ,  H05K1/16

CPC classification number: H05K1/165 ,  H05K1/181 ,  H05K2201/0355 ,  H05K2201/0391 ,  H05K2201/086 ,  H05K2201/09063

公开(公告)号：JP5497347B2

公开(公告)日：2014-05-21

申请号：JP2009142725

申请日：2009-06-15

Applicant: パナソニック株式会社

Inventor： 貴之 広瀬 ,  法人 塚原 ,  学 五閑

IPC: H05K3/10 ,  H05K3/20 ,  H05K3/46

CPC classification number: H05K3/4602 ,  H05K1/0265 ,  H05K1/0271 ,  H05K1/0272 ,  H05K1/0393 ,  H05K3/1208 ,  H05K3/125 ,  H05K3/205 ,  H05K3/386 ,  H05K3/4069 ,  H05K3/4664 ,  H05K3/4697 ,  H05K2201/0116 ,  H05K2201/0195 ,  H05K2201/0352 ,  H05K2201/0391 ,  H05K2201/068 ,  H05K2201/09036 ,  H05K2201/09136 ,  H05K2201/096 ,  H05K2201/09727 ,  H05K2203/013 ,  H05K2203/0769 ,  Y10S977/773

公开(公告)号：JP2013531861A

公开(公告)日：2013-08-08

申请号：JP2012536014

申请日：2010-11-02

Applicant: イッサム リサーチ ディべロップメント カンパニー オブ ザ ヘブライ ユニバーシティー オブ エルサレム,リミテッドYissum Research Development Company Of The Hebrew University Of Jerusalem,Ltd.

Inventor： マグダッシ，シュロモ ,  グルシュコ，マイケル ,  ラヤニ，マイケル

IPC: H01B13/00 ,  H01B5/14 ,  H01L51/50 ,  H05B33/10 ,  H05B33/26 ,  H05B33/28

CPC classification number: H05B33/28 ,  B05D3/107 ,  B05D5/061 ,  B05D5/12 ,  C23C4/18 ,  C23C16/513 ,  C23C26/00 ,  H01B1/02 ,  H01B1/026 ,  H01B1/10 ,  H01L31/022466 ,  H01L31/1884 ,  H01L33/42 ,  H01L2924/0002 ,  H01L2933/0016 ,  H05K1/0225 ,  H05K1/0278 ,  H05K1/0306 ,  H05K1/0313 ,  H05K1/0386 ,  H05K1/0393 ,  H05K1/092 ,  H05K1/095 ,  H05K1/097 ,  H05K3/125 ,  H05K3/14 ,  H05K2201/0257 ,  H05K2201/026 ,  H05K2201/0302 ,  H05K2201/0323 ,  H05K2201/0329 ,  H05K2201/0338 ,  H05K2201/035 ,  H05K2201/0391 ,  H05K2201/0969 ,  H05K2201/10053 ,  H05K2201/10106 ,  H05K2201/10151 ,  H05K2201/10166 ,  H05K2201/10174 ,  H05K2203/0545 ,  H05K2203/1173 ,  H05K2203/125 ,  Y02E10/50 ,  Y10T428/24273 ,  Y10T428/24331 ,  Y10T428/249978 ,  Y10T428/249979 ,  H01L2924/00

Abstract: 本発明は、導電性透明膜の製造方法と導電性透明膜を含む電子または光電子装置を提供する。
【選択図】図１

公开(公告)号：JP5152374B2

公开(公告)日：2013-02-27

申请号：JP2011148715

申请日：2011-07-04

Applicant: 株式会社豊田自動織機

Inventor： 裕明 浅野 ,  靖弘 小池 ,  公教 尾崎 ,  仁 志満津 ,  哲也 古田 ,  雅夫 三宅 ,  貴弘 早川 ,  智朗 浅井 ,  良 山内

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/20

CPC classification number: H05K1/115 ,  H01F27/2804 ,  H05K1/0265 ,  H05K1/0268 ,  H05K1/0298 ,  H05K1/118 ,  H05K1/165 ,  H05K3/20 ,  H05K2201/0305 ,  H05K2201/0391 ,  H05K2201/09036 ,  H05K2201/0969 ,  H05K2201/09736 ,  H05K2201/09745

公开(公告)号：JP5090117B2

公开(公告)日：2012-12-05

申请号：JP2007254661

申请日：2007-09-28

Applicant: 太陽誘電株式会社 ,  富士通株式会社

Inventor： 知史 上田 ,  岳雄 高橋 ,  松本　　剛 ,  剛 横山 ,  シヤオユウ ミイ

IPC: H01F27/06 ,  H01F27/00 ,  H05K1/02

CPC classification number: H05K1/0269 ,  H01F17/0013 ,  H01L23/544 ,  H01L23/645 ,  H01L27/016 ,  H01L28/10 ,  H01L2223/54426 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/19105 ,  H01L2924/3011 ,  H05K1/165 ,  H05K2201/0391 ,  H05K2201/09663 ,  H05K2201/09781 ,  H05K2201/2054 ,  H01L2924/00

公开(公告)号：JP4613103B2

公开(公告)日：2011-01-12

申请号：JP2005173440

申请日：2005-06-14

Applicant: アルプス電気株式会社

Inventor： 眞司 村田

IPC: H05K1/09 ,  H01L23/12 ,  H05K1/02

CPC classification number: H05K3/248 ,  H01L2224/73204 ,  H05K1/0306 ,  H05K1/09 ,  H05K1/092 ,  H05K1/111 ,  H05K2201/0391 ,  Y10T428/12028 ,  Y10T428/12868 ,  Y10T428/24917 ,  Y10T428/24926

公开(公告)号：JP2008270718A

公开(公告)日：2008-11-06

申请号：JP2007337444

申请日：2007-12-27

Applicant: Samsung Electro Mech Co Ltd ,  三星電機株式会社

Inventor： LEE YANG JE ,  KIM GOING SIK ,  AN DONG GI ,  HAN MIJEONG ,  HEO KYUNG JIN ,  LIM YOUNG KYU

IPC: H01L23/12 ,  H01L21/60 ,  H05K1/09 ,  H05K3/24 ,  H05K3/34

CPC classification number: H05K3/244 ,  H01L21/4846 ,  H01L2924/0002 ,  H05K3/243 ,  H05K2201/0391 ,  H05K2203/072 ,  H05K2203/0723 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a method of manufacturing a printed circuit board for a semiconductor package capable of simplifying steps and improving mounting reliability, by eliminating all of a masking process or minimizing it on plating each pad in a surface processing operation of the printed circuit board for the semiconductor package.
SOLUTION: A printed circuit board for packaging is provided including a certain circuit pattern formed thereon including pads for wire bonding and for SMD mounting. A solder resist layer is formed in a part except for the pads for wire bonding and for SMD mounting of the printed circuit board. Nonelectrolytic nickel and gold plating layers are formed on the pads for wire bonding and for SMD mounting by means of a nonelectrolytic nickel plating and a nonelectrolytic gold plating. An electrolytic gold plating layer is formed by means of the electrolytic gold plating, on a part of an ENIG layer with a plating lead wire connected thereto in the ENIG layers of the pad for the SMD mounting, and on the ENIG layer of the pad for wire bonding.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 解决方案：提供一种制造半导体封装用印刷电路板的方法，其能够简化步骤并提高安装可靠性，通过消除所有掩模处理或使其在表面处理操作中对每个焊盘进行电镀最小化 用于半导体封装的印刷电路板。 解决方案：提供一种用于包装的印刷电路板，包括形成在其上的特定电路图案，其中包括用于引线接合的焊盘和用于SMD安装的焊盘。 除了用于引线接合的焊盘和印刷电路板的SMD安装之外的部分中形成阻焊层。 在用于引线接合的焊盘上并且通过非电解镍电镀和非电解镀金形成用于SMD安装的非电解镍和镀金层。 在电镀金层上形成电解镀金层，在ENIG层的一部分ENIG层上，镀层引线连接在用于SMD安装的焊盘的ENIG层中，并且在焊盘的ENIG层上形成 引线键合。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2008004602A

公开(公告)日：2008-01-10

申请号：JP2006169981

申请日：2006-06-20

Applicant: Shinko Electric Ind Co Ltd ,  新光電気工業株式会社

Inventor： OGIWARA YOKO

IPC: H05K3/34 ,  H01L23/12

CPC classification number: H05K3/3484 ,  H01L21/4846 ,  H01L21/6835 ,  H01L24/16 ,  H01L24/48 ,  H01L2224/16 ,  H01L2224/48227 ,  H01L2224/85439 ,  H01L2224/85444 ,  H01L2224/85447 ,  H01L2224/85464 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K3/243 ,  H05K2201/0391 ,  H05K2203/0425 ,  H05K2203/124 ,  Y10T29/49142 ,  Y10T29/49144 ,  Y10T29/49405 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PROBLEM TO BE SOLVED: To provide a method of manufacturing a wiring board by which a solder layer can be easily formed on only the surface of a flip chip pad, in a board wherein the flip chip pad and a bonding pad are provided together. SOLUTION: A flip chip pad 12 and a bonding pad 14 of which surfaces are made of different metals are provided together, a solder powder 18 is adhered to an adhesive layer 16 formed on only the flip chip pad 12, and then reflow is conducted to melt the solder powder 18 adhering to only the flip chip pad 12. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供一种制造布线板的方法，其中在其中设置倒装芯片焊盘和焊盘的板中，仅在倒装芯片焊盘的表面上容易地形成焊料层， 一起。 解决方案：将倒装芯片焊盘12和表面由不同金属制成的接合焊盘14设置在一起，将焊料粉末18粘接到仅形成在倒装芯片焊盘12上的粘合剂层16，然后再流焊 进行熔化仅附着在倒装芯片垫12上的焊料粉末18。版权所有（C）2008，JPO＆INPIT

公开(公告)号：JP2007214534A

公开(公告)日：2007-08-23

申请号：JP2006257613

申请日：2006-09-22

Applicant: Phoenix Precision Technology Corp ,  全懋精密科技股▲分▼有限公司

Inventor： HSU SHIH-PING ,  TANG SUO-HSIA ,  WANG YING-TUNG ,  HU WEN HUNG ,  SHIH CHAO-WEN

IPC: H05K3/24 ,  H01L23/12 ,  H05K3/18 ,  H05K3/34

CPC classification number: H05K3/3484 ,  H05K1/112 ,  H05K3/1216 ,  H05K3/243 ,  H05K3/3473 ,  H05K2201/0391 ,  H05K2201/09436 ,  H05K2201/09472 ,  H05K2201/09509 ,  H05K2203/054 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of a circuit board having a different conductive structure for performing different electrical connection depending on electrode pads. SOLUTION: In the circuit board 30, first and second electrode pads 301, 302 are provided on a first surface, and a third electrode pad 303 is provided on a second surface. An insulating protective layer is formed on both the surfaces; a plurality of openings for exposing the first, second, and third electrode pads 301, 302, 302 are formed; a conductive layer 31 is formed on the surface of the first insulation protective layer; a resist layer is formed on both the surfaces; a plurality of openings for exposing the conductive layer 31 on the surface of the first and second electrode pads 301, 302 are formed; a first conductive structure 33 is formed on the conductive layer 31 on the surface of the first and second exposed electrode pads 301, 302 by electrical plating; the resist layer and the conductive layer 31 are removed for covering the resist layer; and a second conductive structure 34 is formed on the surface of the conductive layer 31 on the surface of the second electrode pad 302, and on the surface of the third electrode pad 303 by stencil printing. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供具有不同导电结构的电路板的制造方法，用于根据电极焊盘进行不同的电连接。 解决方案：在电路板30中，第一和第二电极焊盘301,302设置在第一表面上，第三电极焊盘303设置在第二表面上。 在两个表面上形成绝缘保护层; 形成用于暴露第一，第二和第三电极焊盘301,302,302的多个开口; 在第一绝缘保护层的表面上形成导电层31; 在两个表面上形成抗蚀剂层; 形成用于暴露第一和第二电极焊盘301,302的表面上的导电层31的多个开口; 通过电镀在第一和第二暴露电极焊盘301,302的表面上的导电层31上形成第一导电结构33; 去除抗蚀剂层和导电层31以覆盖抗蚀剂层; 并且在第二电极焊盘302的表面上的导电层31的表面上形成第二导电结构34，并且通过模版印刷在第三电极焊盘303的表面上形成第二导电结构34。 版权所有（C）2007，JPO＆INPIT