公开(公告)号：US08044475B2

公开(公告)日：2011-10-25

申请号：US12353250

申请日：2009-01-13

申请人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

发明人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

IPC分类号： H01L29/78

CPC分类号： H01L31/0203 ,  H01L27/14618 ,  H01L27/14683 ,  H01L27/14687 ,  H01L31/18 ,  H01L2224/48091 ,  H01L2924/00014

摘要： A chip package includes a bump connecting said semiconductor chip and said circuitry component, wherein the semiconductor chip has a photosensitive area used to sense light. The chip package may include a ring-shaped protrusion connecting a transparent substrate and the semiconductor chip.

摘要翻译： 芯片封装包括连接所述半导体芯片和所述电路部件的凸块，其中所述半导体芯片具有用于感测光的感光区域。 芯片封装可以包括连接透明基板和半导体芯片的环形突起。

公开(公告)号：US20090121302A1

公开(公告)日：2009-05-14

申请号：US12353250

申请日：2009-01-13

申请人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

发明人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

IPC分类号： H01L23/00 ,  H01L23/48 ,  H01L23/02 ,  H01L27/14 ,  H01L23/485

CPC分类号： H01L31/0203 ,  H01L27/14618 ,  H01L27/14683 ,  H01L27/14687 ,  H01L31/18 ,  H01L2224/48091 ,  H01L2924/00014

摘要： A chip package includes a bump connecting said semiconductor chip and said circuitry component, wherein the semiconductor chip has a photosensitive area used to sense light. The chip package may include a ring-shaped protrusion connecting a transparent substrate and the semiconductor chip.

摘要翻译： 芯片封装包括连接所述半导体芯片和所述电路部件的凸块，其中所述半导体芯片具有用于感测光的感光区域。 芯片封装可以包括连接透明基板和半导体芯片的环形突起。

公开(公告)号：US20120007237A1

公开(公告)日：2012-01-12

申请号：US13236507

申请日：2011-09-19

申请人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

发明人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

IPC分类号： H01L23/498

CPC分类号： H01L31/0203 ,  H01L27/14618 ,  H01L27/14683 ,  H01L27/14687 ,  H01L31/18 ,  H01L2224/48091 ,  H01L2924/00014

摘要： A chip package includes a bump connecting said semiconductor chip and said circuitry component, wherein the semiconductor chip has a photosensitive area used to sense light. The chip package may include a ring-shaped protrusion connecting a transparent substrate and the semiconductor chip.

摘要翻译： 芯片封装包括连接所述半导体芯片和所述电路部件的凸块，其中所述半导体芯片具有用于感测光的感光区域。 芯片封装可以包括连接透明基板和半导体芯片的环形突起。

公开(公告)号：US07495304B2

公开(公告)日：2009-02-24

申请号：US11422337

申请日：2006-06-06

申请人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

发明人： Mou-Shiung Lin ,  Shih-Hsiung Lin ,  Hsin-Jung Lo

IPC分类号： H01L23/02

CPC分类号： H01L31/0203 ,  H01L27/14618 ,  H01L27/14683 ,  H01L27/14687 ,  H01L31/18 ,  H01L2224/48091 ,  H01L2924/00014

摘要： A chip package includes a bump connecting said semiconductor chip and said circuitry component, wherein the semiconductor chip has a photosensitive area used to sense light. The chip package may include a ring-shaped protrusion connecting a transparent substrate and the semiconductor chip.

摘要翻译： 芯片封装包括连接所述半导体芯片和所述电路部件的凸块，其中所述半导体芯片具有用于感测光的感光区域。 芯片封装可以包括连接透明基板和半导体芯片的环形突起。

公开(公告)号：US20090291554A1

公开(公告)日：2009-11-26

申请号：US12534885

申请日：2009-08-04

申请人： Mou-Shiung Lin ,  Chiu-Ming Chou

发明人： Mou-Shiung Lin ,  Chiu-Ming Chou

IPC分类号： H01L21/768

CPC分类号： H01L21/563 ,  H01L23/3114 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L24/86 ,  H01L25/0657 ,  H01L2224/02166 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05166 ,  H01L2224/05553 ,  H01L2224/05568 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/05673 ,  H01L2224/05676 ,  H01L2224/0603 ,  H01L2224/06505 ,  H01L2224/114 ,  H01L2224/1147 ,  H01L2224/116 ,  H01L2224/13023 ,  H01L2224/1319 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/13583 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13655 ,  H01L2224/13664 ,  H01L2224/13669 ,  H01L2224/13673 ,  H01L2224/13676 ,  H01L2224/13683 ,  H01L2224/14 ,  H01L2224/1403 ,  H01L2224/14505 ,  H01L2224/16145 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48655 ,  H01L2224/48664 ,  H01L2224/48669 ,  H01L2224/48673 ,  H01L2224/48739 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2224/48764 ,  H01L2224/48769 ,  H01L2224/48773 ,  H01L2224/48839 ,  H01L2224/48844 ,  H01L2224/48847 ,  H01L2224/48855 ,  H01L2224/48864 ,  H01L2224/48873 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/8385 ,  H01L2224/83851 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06586 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2224/48869 ,  H01L2224/48744 ,  H01L2224/05552 ,  H01L2924/00012

摘要： A semiconductor chip includes a silicon substrate, a first dielectric layer over said silicon substrate, a metallization structure over said first dielectric layer, wherein said metallization structure comprises a first metal layer and a second metal layer over said first metal layer, a second dielectric layer between said first and second metal layers, a passivation layer over said metallization structure and over said first and second dielectric layers, an opening in said passivation layer exposing a pad of said metallization structure, a polymer bump over said passivation layer, wherein said polymer bump has a thickness of between 5 and 25 micrometers, an adhesion/barrier layer on said pad exposed by said opening, over said passivation layer and on a top surface and a portion of sidewall(s) of said polymer bump, a seed layer on said adhesion/barrier layer; and a third metal layer on said seed layer.

摘要翻译： 半导体芯片包括硅衬底，在所述硅衬底上的第一电介质层，在所述第一介电层上的金属化结构，其中所述金属化结构包括在所述第一金属层上的第一金属层和第二金属层，第二介电层 在所述第一和第二金属层之间的钝化层，在所述金属化结构之上并且在所述第一和第二介电层上方的钝化层，所述钝化层中的开口暴露所述金属化结构的焊盘，所述钝化层上的聚合物凸块，其中所述聚合物凸块 具有5至25微米的厚度，所述焊盘上的粘附/阻挡层，由所述开口暴露在所述钝化层上，所述聚合物凸块的顶表面和侧壁的一部分上，所述 粘合/阻隔层; 以及所述籽晶层上的第三金属层。

公开(公告)号：US08581404B2

公开(公告)日：2013-11-12

申请号：US12262195

申请日：2008-10-31

申请人： Chiu-Ming Chou ,  Mou-Shiung Lin

发明人： Chiu-Ming Chou ,  Mou-Shiung Lin

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L24/13 ,  H01L23/53238 ,  H01L23/53252 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2924/0001 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2924/00

摘要： A method for fabricating multiple metal layers includes the following steps. An electronic component is provided with multiple contact points. A first metal layer is deposited over said electronic component. A first mask layer is deposited over said first metal layer. A second metal layer is deposited over said first metal layer exposed by an opening in said first mask layer. Said first mask layer is removed. A second mask layer is deposited over said second metal layer. A third metal layer is deposited over said second metal layer exposed by an opening in said second mask layer. Said second mask layer is removed. Said first metal layer not covered by said second metal layer is removed.

摘要翻译： 一种用于制造多个金属层的方法包括以下步骤。 电子元件设有多个接触点。 第一金属层沉积在所述电子部件上。 第一掩模层沉积在所述第一金属层上。 在由所述第一掩模层中的开口暴露的所述第一金属层上沉积第二金属层。 去除所述第一掩模层。 第二掩模层沉积在所述第二金属层上。 第三金属层沉积在由所述第二掩模层中的开口暴露的所述第二金属层上。 去除所述第二掩模层。 除去未被所述第二金属层覆盖的所述第一金属层。

公开(公告)号：US20090057894A1

公开(公告)日：2009-03-05

申请号：US12262195

申请日：2008-10-31

申请人： Chiu-Ming Chou ,  Mou-Shiung Lin

发明人： Chiu-Ming Chou ,  Mou-Shiung Lin

IPC分类号： H01L23/498

CPC分类号： H01L24/13 ,  H01L23/53238 ,  H01L23/53252 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2924/0001 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2924/00

摘要： A method for fabricating multiple metal layers includes the following steps. An electronic component is provided with multiple contact points. A first metal layer is deposited over said electronic component. A first mask layer is deposited over said first metal layer. A second metal layer is deposited over said first metal layer exposed by an opening in said first mask layer. Said first mask layer is removed. A second mask layer is deposited over said second metal layer. A third metal layer is deposited over said second metal layer exposed by an opening in said second mask layer. Said second mask layer is removed. Said first metal layer not covered by said second metal layer is removed.

摘要翻译： 一种用于制造多个金属层的方法包括以下步骤。 电子元件设有多个接触点。 第一金属层沉积在所述电子部件上。 第一掩模层沉积在所述第一金属层上。 在由所述第一掩模层中的开口暴露的所述第一金属层上沉积第二金属层。 去除所述第一掩模层。 第二掩模层沉积在所述第二金属层上。 第三金属层沉积在由所述第二掩模层中的开口暴露的所述第二金属层上。 去除所述第二掩模层。 除去未被所述第二金属层覆盖的所述第一金属层。

公开(公告)号：US08519552B2

公开(公告)日：2013-08-27

申请号：US13207346

申请日：2011-08-10

申请人： Mou-Shiung Lin ,  Chiu-Ming Chou

发明人： Mou-Shiung Lin ,  Chiu-Ming Chou

IPC分类号： H01L23/50

CPC分类号： H01L24/10 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2924/00014

摘要： A chip structure includes a semiconductor substrate, an interconnecting metallization structure, a passivation layer, a circuit layer and a bump. The interconnecting metallization structure is over the semiconductor substrate. The passivation layer is over the interconnecting metallization structure. The circuit layer is over the passivation layer. The bump is on the circuit layer, and the bump is unsuited for being processed using a reflow process.

摘要翻译： 芯片结构包括半导体衬底，互连金属化结构，钝化层，电路层和凸块。 互连金属化结构在半导体衬底之上。 钝化层在互连的金属化结构之上。 电路层在钝化层之上。 凸块位于电路层上，凸块不适于使用回流工艺进行加工。

公开(公告)号：US08022544B2

公开(公告)日：2011-09-20

申请号：US11178753

申请日：2005-07-11

申请人： Mou-Shiung Lin ,  Chiu-Ming Chou

发明人： Mou-Shiung Lin ,  Chiu-Ming Chou

IPC分类号： H01L23/485

CPC分类号： H01L24/10 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2924/00014

摘要： A chip structure includes a semiconductor substrate, an interconnecting metallization structure, a passivation layer, a circuit layer and a bump. The interconnecting metallization structure is over the semiconductor substrate. The passivation layer is over the interconnecting metallization structure. The circuit layer is over the passivation layer. The bump is on the circuit layer, and the bump is unsuited for being processed using a reflow process.

摘要翻译： 芯片结构包括半导体衬底，互连金属化结构，钝化层，电路层和凸块。 互连金属化结构在半导体衬底之上。 钝化层在互连的金属化结构之上。 电路层在钝化层之上。 凸块位于电路层上，凸块不适于使用回流工艺进行加工。

公开(公告)号：US07919412B2

公开(公告)日：2011-04-05

申请号：US12273546

申请日：2008-11-19

申请人： Ying-Chih Chen ,  Mou-Shiung Lin ,  Chiu-Ming Chou

发明人： Ying-Chih Chen ,  Mou-Shiung Lin ,  Chiu-Ming Chou

IPC分类号： H01L21/00

CPC分类号： H01L21/02118 ,  H01L21/02337 ,  H01L21/312 ,  H01L23/29 ,  H01L23/3114 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： A method for forming a semiconductor chip or wafer includes following steps. A semiconductor substrate is provided, and then a polymer layer is deposited over the semiconductor substrate, wherein the polymer layer comprises polyimide. The polymer layer with a temperature profile having a peak temperature between 200 and 320 degrees Celsius. Alternatively, the temperature profile may comprises a period of time with a temperature higher than 320 degree Celsius, wherein the period of time is shorter than 45 minutes.

摘要翻译： 用于形成半导体芯片或晶片的方法包括以下步骤。 提供半导体衬底，然后在半导体衬底上沉积聚合物层，其中聚合物层包括聚酰亚胺。 具有温度分布的聚合物层具有在200和320摄氏度之间的峰值温度。 或者，温度分布可以包括温度高于320摄氏度的时间段，其中时间段短于45分钟。