公开(公告)号：US20120049349A1

公开(公告)日：2012-03-01

申请号：US13178156

申请日：2011-07-07

申请人： Ho-Jin LEE ,  Donghyeon JANG ,  Hogeon SONG ,  SeYoung JEONG ,  Minseung YOON ,  Jung-Hwan KIM

发明人： Ho-Jin LEE ,  Donghyeon JANG ,  Hogeon SONG ,  SeYoung JEONG ,  Minseung YOON ,  Jung-Hwan KIM

IPC分类号： H01L23/498 ,  H01L21/28

CPC分类号： H01L21/76898

摘要： Provided is a semiconductor chip including a back side insulation structure. The semiconductor chip may include a semiconductor layer including an active surface and an inactive surface facing each other; the insulating layer includes a first surface adjacent to the inactive surface and a second surface facing the first surface. The insulating layer is disposed on the inactive surface of the semiconductor layer. A penetrating electrode fills a hole penetrating the semiconductor layer and the insulating layer. The through electrode comprises a protrusive portion protruding from the second surface of the insulating layer.

摘要翻译： 提供了包括背面绝缘结构的半导体芯片。 半导体芯片可以包括半导体层，其包括相互面对的有源表面和非活性表面; 绝缘层包括与非活性表面相邻的第一表面和面向第一表面的第二表面。 绝缘层设置在半导体层的非活性表面上。 穿透电极填充穿透半导体层和绝缘层的孔。 贯通电极包括从绝缘层的第二表面突出的突出部分。

公开(公告)号：US20120171814A1

公开(公告)日：2012-07-05

申请号：US13235372

申请日：2011-09-17

申请人： Eun-Kyoung CHOI ,  SeYoung JEONG ,  Kwang-chul CHOI ,  Tae Hong MIN ,  Chungsun LEE ,  Jung-Hwan KIM

发明人： Eun-Kyoung CHOI ,  SeYoung JEONG ,  Kwang-chul CHOI ,  Tae Hong MIN ,  Chungsun LEE ,  Jung-Hwan KIM

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/78

CPC分类号： H01L24/97 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/3672 ,  H01L23/3677 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Provided are a semiconductor package and a method of fabricating the same. In one embodiment, to fabricate a semiconductor package, a wafer having semiconductor chips fabricated therein is provided. A heat sink layer is formed over the wafer. The heat sink layer contacts top surfaces of the semiconductor chips. Thereafter, the plurality of semiconductor chips are singulated from the wafer.

摘要翻译： 提供半导体封装及其制造方法。 在一个实施例中，为了制造半导体封装，提供其中制造有半导体芯片的晶片。 在晶片上形成散热层。 散热层接触半导体芯片的顶表面。 此后，从晶片上分离多个半导体芯片。

公开(公告)号：US20140300004A1

公开(公告)日：2014-10-09

申请号：US14294052

申请日：2014-06-02

申请人： Eun-Kyoung CHOI ,  SeYoung JEONG ,  Kwang-chul CHOI ,  Tae Hong MIN ,  Chungsun LEE ,  Jung-Hwan KIM

发明人： Eun-Kyoung CHOI ,  SeYoung JEONG ,  Kwang-chul CHOI ,  Tae Hong MIN ,  Chungsun LEE ,  Jung-Hwan KIM

IPC分类号： H01L23/00 ,  H01L23/367 ,  H01L23/522

CPC分类号： H01L24/97 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/3672 ,  H01L23/3677 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Provided are a semiconductor package and a method of fabricating the same. In one embodiment, to fabricate a semiconductor package, a wafer having semiconductor chips fabricated therein is provided. A heat sink layer is formed over the wafer. The heat sink layer contacts top surfaces of the semiconductor chips. Thereafter, the plurality of semiconductor chips are singulated from the wafer.

摘要翻译： 提供半导体封装及其制造方法。 在一个实施例中，为了制造半导体封装，提供其中制造有半导体芯片的晶片。 在晶片上形成散热层。 散热层接触半导体芯片的顶表面。 此后，从晶片上分离多个半导体芯片。

公开(公告)号：US20120280405A1

公开(公告)日：2012-11-08

申请号：US13462518

申请日：2012-05-02

申请人： Jihwan HWANG ,  Young Kun JEE ,  Jung-Hwan KIM ,  Tae Hong MIN ,  Kwang-chul CHOI

发明人： Jihwan HWANG ,  Young Kun JEE ,  Jung-Hwan KIM ,  Tae Hong MIN ,  Kwang-chul CHOI

IPC分类号： H01L23/48 ,  H01L23/28

CPC分类号： H01L25/50 ,  H01L21/56 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/3185 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/00

摘要： Provided are semiconductor devices and methods of manufacturing the same. The semiconductor package includes a substrate, a first semiconductor chip mounted on the circuit substrate and having a first width, a second semiconductor chip overlying the first semiconductor chip and having a second width greater than the first width, and a first under filler disposed between the first and second semiconductor chips, covering a side surface of the first semiconductor chip and having an inclined side surface.

摘要翻译： 提供半导体器件及其制造方法。 半导体封装包括基板，安装在电路基板上并具有第一宽度的第一半导体芯片，覆盖第一半导体芯片并且具有大于第一宽度的第二宽度的第二半导体芯片，以及设置在第一半导体芯片 第一和第二半导体芯片，覆盖第一半导体芯片的侧表面并具有倾斜的侧表面。

公开(公告)号：US20120187470A1

公开(公告)日：2012-07-26

申请号：US13340968

申请日：2011-12-30

申请人： Jung-Hwan KIM ,  Sung-Ho Heo ,  Jae-Ho Choi ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Woo-Sung Lee

发明人： Jung-Hwan KIM ,  Sung-Ho Heo ,  Jae-Ho Choi ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Woo-Sung Lee

IPC分类号： H01L29/788

CPC分类号： H01L21/28273 ,  H01L27/11531

摘要： A method of forming a gate structure includes forming a tunnel insulation layer pattern on a substrate, forming a floating gate on the tunnel insulation layer pattern, forming a dielectric layer pattern on the floating gate, the dielectric layer pattern including a first oxide layer pattern, a nitride layer pattern on the first oxide layer pattern, and a second oxide layer pattern on the nitride layer pattern, the second oxide layer pattern being formed by performing an anisotropic plasma oxidation process on the nitride layer, such that a first portion of the second oxide layer pattern on a top surface of the floating gate has a larger thickness than a second portion of the second oxide layer pattern on a sidewall of the floating gate, and forming a control gate on the second oxide layer.

摘要翻译： 形成栅极结构的方法包括在衬底上形成隧道绝缘层图案，在隧道绝缘层图案上形成浮栅，在浮栅上形成电介质层图案，电介质层图案包括第一氧化层图案， 所述第一氧化物层图案上的氮化物层图案和所述氮化物层图案上的第二氧化物层图案，所述第二氧化物层图案通过在所述氮化物层上进行各向异性等离子体氧化处理而形成，使得所述第二氧化物层图案的第二部分 在浮置栅极的顶表面上的氧化物层图案具有比浮置栅极的侧壁上的第二氧化物层图案的第二部分更大的厚度，并且在第二氧化物层上形成控制栅极。

公开(公告)号：US20120168792A1

公开(公告)日：2012-07-05

申请号：US13244544

申请日：2011-09-25

申请人： Un-Byoung KANG ,  Kwang-chul CHOI ,  Jung-Hwan KIM ,  Tae Hong MIN

发明人： Un-Byoung KANG ,  Kwang-chul CHOI ,  Jung-Hwan KIM ,  Tae Hong MIN

IPC分类号： H01L33/26 ,  H01L33/38

CPC分类号： H01L33/486 ,  H01L33/0079 ,  H01L33/62 ,  H01L2224/16 ,  H01L2933/0066

摘要： In one embodiment, a heterojunction structure includes a first substrate; a second substrate comprising an electrode pad, the second substrate joined to the first substrate by an adhesive layer interposed between the first and second substrates, the first substrate and the adhesive layer having a via hole penetrating therethrough to expose a region of the electrode pad; a connection electrode disposed in the via hole and contacting the electrode pad; and an insulation layer electrically insulating the connection electrode from the first substrate. One of the first and second substrates has a thermal expansion coefficient different than a thermal expansion coefficient of the other of the first and second substrates, and at least one of the adhesive layer or the insulation layer comprises an organic material.

摘要翻译： 在一个实施例中，异质结结构包括第一衬底; 第二基板，其包括电极焊盘，所述第二基板通过插入在所述第一和第二基板之间的粘合剂层连接到所述第一基板，所述第一基板和所述粘合剂层具有贯穿其中的通孔，以暴露所述电极焊盘的区域; 连接电极，设置在所述通孔中并与所述电极焊盘接触; 以及将连接电极与第一基板电绝缘的绝缘层。 第一和第二基板中的一个具有不同于第一和第二基板中的另一个的热膨胀系数的热膨胀系数，并且粘合剂层或绝缘层中的至少一个包括有机材料。

公开(公告)号：US20160343729A1

公开(公告)日：2016-11-24

申请号：US15142365

申请日：2016-04-29

申请人： Hyun-Jin SHIN ,  Hong-Suk KIM ,  Jung-Hwan KIM ,  Sang-Hoon LEE ,  Hun-Hyeong LIM ,  Yong-Seok CHO ,  Young-Dae KIM ,  Han-Vit YANG

发明人： Hyun-Jin SHIN ,  Hong-Suk KIM ,  Jung-Hwan KIM ,  Sang-Hoon LEE ,  Hun-Hyeong LIM ,  Yong-Seok CHO ,  Young-Dae KIM ,  Han-Vit YANG

IPC分类号： H01L27/115 ,  H01L21/768 ,  H01L21/02 ,  H01L21/28 ,  H01L21/3105 ,  H01L21/311

CPC分类号： H01L27/11582 ,  H01L21/0206 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/76826 ,  H01L21/76831 ,  H01L27/11521 ,  H01L27/11568

摘要： A method of manufacturing a semiconductor device, the method including forming a structure on a substrate, the structure including a metal pattern, at least a portion of the metal pattern being exposed; forming a preliminary buffer oxide layer to cover the structure, a metal oxide layer being formed at the exposed portion of the metal pattern; and deoxidizing the metal oxide layer so that the preliminary buffer oxide layer is transformed into a buffer oxide layer.

摘要翻译： 一种制造半导体器件的方法，所述方法包括在衬底上形成结构，所述结构包括金属图案，所述金属图案的至少一部分被暴露; 形成预备的缓冲氧化物层以覆盖该结构，金属氧化物层形成在金属图案的暴露部分; 并且使金属氧化物层脱氧，使得预备缓冲氧化物层转变成缓冲氧化物层。

公开(公告)号：US20160082569A1

公开(公告)日：2016-03-24

申请号：US14729030

申请日：2015-06-02

申请人： Sang-Hyun BAE ,  Kyu-Dong JUNG ,  Il-Hwan KIM ,  Jung-Hwan KIM ,  Hyuek-Jae LEE ,  Tae-Je CHO

发明人： Sang-Hyun BAE ,  Kyu-Dong JUNG ,  Il-Hwan KIM ,  Jung-Hwan KIM ,  Hyuek-Jae LEE ,  Tae-Je CHO

IPC分类号： B24B37/32

CPC分类号： B24B37/32

摘要： A retainer for a wafer carrier comprising: a body including a plurality of slots configured to receive side surfaces of wafers; and for each of the slots, a supporting structure formed on a sidewall of the slot and configured to make contact with the side surfaces of a corresponding wafer, the supporting structure being spaced apart from an upper corner of the side surface of the corresponding wafer.

摘要翻译： 一种用于晶片载体的保持器，包括：主体，其包括被配置为接收晶片的侧表面的多个槽; 并且对于每个狭槽，形成在所述槽的侧壁上并被配置为与相应晶片的侧表面接触的支撑结构，所述支撑结构与相应晶片的侧表面的上角隔开。

公开(公告)号：US20110187623A1

公开(公告)日：2011-08-04

申请号：US12885398

申请日：2010-09-17

申请人： Jung-Hwan KIM ,  Su-Jung YUK ,  Sung-Jun YUN ,  Sang-Youp LEE ,  Chang-Jean JUNG ,  Beom-Soon CHOI

发明人： Jung-Hwan KIM ,  Su-Jung YUK ,  Sung-Jun YUN ,  Sang-Youp LEE ,  Chang-Jean JUNG ,  Beom-Soon CHOI

IPC分类号： H01Q1/08

CPC分类号： H01Q1/244 ,  H01Q1/084 ,  H01Q1/10 ,  H01Q1/2275 ,  H01Q21/28

摘要： A universal serial bus (USB) type wireless data card is used for wireless communication in a multi-in/multi-out (MIMO) environment. The USB type wireless data card includes a card body. A USB connector is disposed at one end of the card body and connectable to a USB port of an electronic device. An antenna part includes first and second antennae connected to the card body such that the first and second antennae may be received in the card body and may be extended from the card body to move away from the card body and be spaced apart from the USB connector.

摘要翻译： 通用串行总线（USB）型无线数据卡用于多输入/多输出（MIMO）环境中的无线通信。 USB型无线数据卡包括卡体。 USB连接器设置在卡体的一端并可连接到电子设备的USB端口。 天线部分包括连接到卡体的第一和第二天线，使得第一和第二天线可以被容纳在卡体内，并且可以从卡体延伸以远离卡体并与USB连接器间隔开 。

公开(公告)号：US20170278936A1

公开(公告)日：2017-09-28

申请号：US15604646

申请日：2017-05-24

申请人： Hyun NAMKOONG ,  Dong-Kyum KIM ,  Jung-Hwan KIM ,  Jung Geun JEE ,  Han-Vit YANG ,  Ji-Man YOO

发明人： Hyun NAMKOONG ,  Dong-Kyum KIM ,  Jung-Hwan KIM ,  Jung Geun JEE ,  Han-Vit YANG ,  Ji-Man YOO

IPC分类号： H01L29/423 ,  H01L27/11519 ,  H01L29/792 ,  H01L27/11582 ,  H01L27/11521 ,  H01L21/28 ,  H01L27/11565 ,  H01L29/66 ,  H01L29/788

CPC分类号： H01L29/42328 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11565 ,  H01L27/11582 ,  H01L29/42324 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/7926

摘要： A semiconductor device includes a substrate, a tunnel insulation pattern on the substrate, a charge storage pattern on the tunnel insulation pattern, a dielectric pattern having a width smaller than a width of the charge storage pattern on the charge storage pattern, a control gate having a width greater than the width of the dielectric pattern on the dielectric pattern, and a metal-containing gate on the control gate.