公开(公告)号：WO2013021251A1

公开(公告)日：2013-02-14

申请号：PCT/IB2012/001482

申请日：2012-07-31

Applicant: SOITEC ,  NGUYEN, Bich-Yen ,  SADAK, Mariam

Inventor： NGUYEN, Bich-Yen ,  SADAK, Mariam

IPC: H01L21/98 ,  H01L21/683

CPC classification number: H01L25/50 ,  G02B6/43 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/367 ,  H01L23/473 ,  H01L23/525 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/95 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/0231 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05647 ,  H01L2224/05687 ,  H01L2224/08145 ,  H01L2224/08146 ,  H01L2224/08225 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29187 ,  H01L2224/32145 ,  H01L2224/32146 ,  H01L2224/80006 ,  H01L2224/802 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80447 ,  H01L2224/80487 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/83005 ,  H01L2224/83191 ,  H01L2224/83193 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/95 ,  H01L2224/96 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06534 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/12041 ,  H01L2924/12043 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/05442 ,  H01L2924/05042 ,  H01L2924/014 ,  H01L2224/80 ,  H01L2224/11 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: Methods of forming bonded semiconductor structures include providing a substrate structure including a relatively thin layer (102) of material on a thicker substrate body (104), and forming a plurality of through wafer interconnects (112) through the thin layer of material. A first semiconductor structure (132A-132F)may be bonded over the thin layer of material, and at least one conductive feature (134) of the first semiconductor structure may be electrically coupled with at least one of the through wafer interconnects. A transferred layer of material (212) may be provided over the first semiconductor structure on a side thereof opposite the first substrate structure, and at least one of an electrical interconnect (302), an optical interconnect (402), and a fluidic interconnect (504) may be formed in the transferred layer of material. A second semiconductor structure (322,422) may be provided over the transferred layer of material on a side thereof opposite the first semiconductor structure. Bonded semiconductor structures are fabricated using such methods.

Abstract translation: 形成键合的半导体结构的方法包括在较厚的衬底主体（104）上提供包括相对较薄的材料层（102）的衬底结构，以及通过薄的材料层形成多个通过晶片的互连（112）。 第一半导体结构（132A-132F）可以结合在材料的薄层上，并且第一半导体结构的至少一个导电特征（134）可以与透晶片互连中的至少一个电耦合。 转移的材料层（212）可以在第一半导体结构的与第一衬底结构相对的一侧上提供，并且电互连（302），光学互连（402）和流体互连（ 504）可以形成在转移的材料层中。 第二半导体结构（322,422）可以设置在与第一半导体结构相对的一侧上的转移的材料层上。 使用这种方法制造粘合的半导体结构。

公开(公告)号：WO2013140094A1

公开(公告)日：2013-09-26

申请号：PCT/FR2013/050598

申请日：2013-03-20

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： DI CIOCCIO, Léa ,  MERMOZ, Sébastien ,  SANCHEZ, Loïc

IPC: H01L21/98 ,  H01L21/48 ,  H01L23/13 ,  H01L23/14 ,  H01L21/58

CPC classification number: H01L24/83 ,  H01L21/311 ,  H01L21/481 ,  H01L23/13 ,  H01L23/147 ,  H01L23/15 ,  H01L24/08 ,  H01L24/80 ,  H01L24/95 ,  H01L25/50 ,  H01L2224/08237 ,  H01L2224/08238 ,  H01L2224/08257 ,  H01L2224/08258 ,  H01L2224/80143 ,  H01L2224/80203 ,  H01L2224/80487 ,  H01L2224/83192 ,  H01L2224/95085 ,  H01L2224/95146 ,  H05K3/303 ,  Y02P70/613 ,  Y10T428/24488 ,  Y10T428/24802 ,  H01L2924/05442

Abstract: L'invention concerne un procédé de fabrication d'au moins un plot d'assemblage (32, 50) sur un support (19, 43) destiné à la mise en oeuvre d'un procédé d'auto-assemblage d'au moins un élément (10) sur le support (19, 43) ainsi qu'un dispositif correpondant. Le procédé de fabrication comprend les étapes successives suivantes : (a) former, sur le support (19, 43), une couche (28, 48) d'au moins un matériau fluoré autour de l'emplacement (30, 44) du plot d'assemblage (32, 50), la couche (28, 48) ayant une épaisseur supérieure à 10 nm; et (b) exposer la couche (28, 48) et l'emplacement (30, 44) à un traitement ultraviolet en présence d'ozone pour former le plot d'assemblage (32, 50) audit emplacement (30, 44), une goutte de liquide (16) ayant un angle de contact statique sur le plot d'assemblage (32, 50) inférieur ou égal à 15°, la goutte de liquide (16) ayant, après l'étape (b), un angle de contact statique sur la couche (28, 48) supérieur ou égal à 100°.

Abstract translation: 本发明涉及一种用于在支撑件（19,43）上制造至少一个衬垫组件（32,50）的方法，所述衬垫组件旨在实现用于自组装支撑件（19,43）上的至少一个元件（10）的方法 ）和相应的设备。 制造方法包括以下连续步骤：（a）在支撑件（19,43）上形成围绕垫组件（32,44）的位置（30,44）的至少一种氟化材料的层（28,48） ，50），所述层（28,48）具有大于10nm的厚度; 和（b）在存在臭氧的情况下将层（28,48）和位置（30,44）暴露于紫外线处理，以在所述位置（30,44）处形成焊盘组件（32,50） 在所述焊盘组件（32,50）上具有小于或等于15°的静态接触角的液体（16）在步骤（b）之后具有在所述层上的静态接触角的液体（16） 28，48）大于或等于100°。

公开(公告)号：WO2016137892A1

公开(公告)日：2016-09-01

申请号：PCT/US2016/018953

申请日：2016-02-22

Applicant: INVENSAS CORPORATION

Inventor： SHEN, Hong ,  WANG, Liang ,  SITARAM, Arkalgud, R.

IPC: H01L21/768 ,  H01L23/48 ,  H01L25/065

CPC classification number: H01L24/09 ,  H01L21/486 ,  H01L23/147 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5226 ,  H01L23/53209 ,  H01L24/89 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/08168 ,  H01L2224/08501 ,  H01L2224/73204 ,  H01L2224/80487 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2924/05442 ,  H01L2924/1304 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/3511

Abstract: Two microelectronic components (110, 120), e.g. a die and an interposer, are bonded to each other. One of the components' contact pads (110C) include metal, and the other component has silicon (410) which reacts with the metal to form metal silicide (504). Then a hole (510) is made through one of the components to reach the metal silicide and possibly even the unreacted metal (110C) of the other component. The hole is filled with a conductor (130), possibly metal, to provide a conductive via that can be electrically coupled to contact pads (120C.B) attachable to other circuit elements or microelectronic components, e.g. to a printed circuit board.

Abstract translation: 两个微电子部件（110,120），例如 模具和插入件彼此结合。 部件的接触焊盘（110C）中的一个包括金属，另一部件具有与金属反应形成金属硅化物（504）的硅（410）。 然后通过其中一个部件制成一个孔（510），以到达金属硅化物，甚至可能连接另一部件的未反应的金属（110C）。 该孔填充有可能是金属的导体（130），以提供可电耦合到可附接到其它电路元件或微电子部件的接触焊盘（120C.B）的导电通孔。 到印刷电路板。

公开(公告)号：WO2013066455A3

公开(公告)日：2014-05-08

申请号：PCT/US2012049414

申请日：2012-08-03

Applicant: IBM ,  COONEY EDWARD C ,  DUNN JAMES S ,  MARTIN DALE W ,  MUSANTE CHARLES F ,  RAINEY BETHANN ,  SHI LEATHEN ,  SPROGIS EDMUND J ,  TSANG CORNELIA K

Inventor： COONEY EDWARD C ,  DUNN JAMES S ,  MARTIN DALE W ,  MUSANTE CHARLES F ,  RAINEY BETHANN ,  SHI LEATHEN ,  SPROGIS EDMUND J ,  TSANG CORNELIA K

IPC: H01L23/48 ,  H01L21/58

CPC classification number: H01L23/4825 ,  H01L21/6835 ,  H01L21/76819 ,  H01L22/32 ,  H01L22/34 ,  H01L23/5223 ,  H01L23/5283 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/80 ,  H01L24/81 ,  H01L29/1054 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/05166 ,  H01L2224/05187 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05687 ,  H01L2224/06181 ,  H01L2224/08225 ,  H01L2224/131 ,  H01L2224/73251 ,  H01L2224/80011 ,  H01L2224/80013 ,  H01L2224/80075 ,  H01L2224/80203 ,  H01L2224/804 ,  H01L2224/80487 ,  H01L2224/80896 ,  H01L2224/80907 ,  H01L2224/80948 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/15788 ,  H01L2924/014 ,  H01L2224/08 ,  H01L2224/16 ,  H01L2924/05432 ,  H01L2924/053 ,  H01L2924/01031 ,  H01L2924/01033 ,  H01L2924/04941 ,  H01L2924/00 ,  H01L2224/05552

Abstract: Methods for bonding substrate surfaces, bonded substrate assemblies, and design structures for a bonded substrate assembly. Device structures (18, 19, 20, 21) of a product chip (25) are formed using a first surface (15) of a device substrate (10). A wiring layer (26) of an interconnect structure for the device structures is formed on the product chip. The wiring layer is planarized. A temporary handle wafer (52) is removably bonded to the planarized wiring layer. In response to removably bonding the temporary handle wafer to the planarized first wiring layer, a second surface (54) of the device substrate, which is opposite to the first surface, is bonded to a final handle substrate (56). The temporary handle wafer is then removed from the assembly.

Abstract translation: 用于粘合基板表面，粘合基板组件以及用于键合衬底组件的设计结构的方法。 使用器件衬底（10）的第一表面（15）形成产品芯片（25）的器件结构（18,19,20,21）。 在产品芯片上形成用于器件结构的互连结构的布线层（26）。 布线层被平坦化。 临时处理晶片（52）可移除地结合到平坦化的布线层。 响应于将临时手柄晶片可移除地结合到平坦化的第一布线层，与第一表面相对的器件基板的第二表面（54）被结合到最终的手柄基板（56）。 然后将临时手柄晶片从组件中取出。

公开(公告)号：WO2013066455A2

公开(公告)日：2013-05-10

申请号：PCT/US2012/049414

申请日：2012-08-03

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  COONEY, Edward, C. ,  DUNN, James, S. ,  MARTIN, Dale, W. ,  MUSANTE, Charles, F. ,  RAINEY, BethAnn ,  SHI, Leathen ,  SPROGIS, Edmund, J. ,  TSANG, Cornelia, K.

Inventor： COONEY, Edward, C. ,  DUNN, James, S. ,  MARTIN, Dale, W. ,  MUSANTE, Charles, F. ,  RAINEY, BethAnn ,  SHI, Leathen ,  SPROGIS, Edmund, J. ,  TSANG, Cornelia, K.

IPC: H01L23/48 ,  H01L21/58

CPC classification number: H01L23/4825 ,  H01L21/6835 ,  H01L21/76819 ,  H01L22/32 ,  H01L22/34 ,  H01L23/5223 ,  H01L23/5283 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/80 ,  H01L24/81 ,  H01L29/1054 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/05166 ,  H01L2224/05187 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05687 ,  H01L2224/06181 ,  H01L2224/08225 ,  H01L2224/131 ,  H01L2224/73251 ,  H01L2224/80011 ,  H01L2224/80013 ,  H01L2224/80075 ,  H01L2224/80203 ,  H01L2224/804 ,  H01L2224/80487 ,  H01L2224/80896 ,  H01L2224/80907 ,  H01L2224/80948 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/15788 ,  H01L2924/014 ,  H01L2224/08 ,  H01L2224/16 ,  H01L2924/05432 ,  H01L2924/053 ,  H01L2924/01031 ,  H01L2924/01033 ,  H01L2924/04941 ,  H01L2924/00 ,  H01L2224/05552

Abstract: Methods for bonding substrate surfaces, bonded substrate assemblies, and design structures for a bonded substrate assembly. Device structures (18, 19, 20, 21) of a product chip (25) are formed using a first surface (15) of a device substrate (10). A wiring layer (26) of an interconnect structure for the device structures is formed on the product chip. The wiring layer is planarized. A temporary handle wafer (52) is removably bonded to the planarized wiring layer. In response to removably bonding the temporary handle wafer to the planarized first wiring layer, a second surface (54) of the device substrate, which is opposite to the first surface, is bonded to a final handle substrate (56). The temporary handle wafer is then removed from the assembly.

Abstract translation: 用于粘结衬底表面，键合衬底组件和用于键合衬底组件的设计结构的方法。 使用器件衬底（10）的第一表面（15）形成产品芯片（25）的器件结构（18,19,20,21）。 在产品芯片上形成用于器件结构的互连结构的布线层（26）。 布线层被平坦化。 临时处理晶片（52）可移除地结合到平坦化的布线层。 响应于将临时手柄晶片可移除地结合到平坦化的第一布线层，与第一表面相对的器件基板的第二表面（54）被结合到最终的手柄基板（56）。 然后将临时手柄晶片从组件中取出。