公开(公告)号：WO2014184988A1

公开(公告)日：2014-11-20

申请号：PCT/JP2014/000855

申请日：2014-02-19

Applicant: パナソニックIPマネジメント株式会社

Inventor： 可部　達也 ,  新井　秀幸

IPC: H01L21/822 ,  H01L21/02 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/00 ,  H01L27/04

CPC classification number: H01L25/0657 ,  H01L21/76898 ,  H01L23/5223 ,  H01L23/5227 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L27/0688 ,  H01L28/20 ,  H01L28/40 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05684 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/08145 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/0132 ,  H01L2924/05042 ,  H01L2924/0534 ,  H01L2924/05442 ,  H01L2924/0549 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 　半導体装置は、第１電極１３２及び第２電極１３３を含む第１表面層１１３を有する第１の基板１０１と、第３電極１４２及び第４電極１４３を含む第２表面層１２３とを有し、第２表面層１２３を第１表面層１１３と接するようにして、第１の基板１０１と直接接合された第２の基板１０２と、第２電極１３３と第４電極１４３との間に設けられた機能性膜１０３とを備えている。第１電極１３２と第３電極１４２とは互いに接して接合されており、第２電極１３３、機能性膜１０３及び第４電極１４３により受動素子が構成されている。

Abstract translation: 一种半导体器件，具备：第一基板（101），具有包括第一电极（132）和第二电极（133）的第一表面层（113） 具有包括第三电极（142）和第四电极（143）的第二表面层（123）的第二基板（102），所述第二基板（102）直接接合到所述第一基板（101），使得所述第二基板 表层（123）与第一表面层（113）保持接触; 和设置在第二电极（133）和第四电极（143）之间的功能膜（103）。 第一电极（132）和第三电极（142）被接合以彼此接触，无源元件由第二电极（133），功能膜（103）和第四电极 （143）。

公开(公告)号：WO2013167553A1

公开(公告)日：2013-11-14

申请号：PCT/EP2013/059421

申请日：2013-05-06

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

Inventor： HUET, Stéphanie ,  AIT-MANI, Abdenacer ,  DI CIOCCIO, Léa

IPC: H01L27/146

CPC classification number: H01L27/1469 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/19 ,  H01L24/80 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/1465 ,  H01L27/14687 ,  H01L27/14692 ,  H01L2224/03845 ,  H01L2224/04105 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/08147 ,  H01L2224/19 ,  H01L2224/221 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/12036 ,  H01L2924/12043 ,  H01L2924/351 ,  H01L2224/80001 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: Procédé de réalisation d'au moins un détecteur infrarouge photosensible par assemblage d'un premier composant (100, 230) électronique comportant une pluralité de photodiodes (110) sensibles au rayonnement infrarouge et d'un deuxième composant (400) électronique comprenant au moins un circuit électronique de lecture de la pluralité de photodiodes, le procédé étant caractérisé en ce qu'il comprend : l'obtention sur chacun des premier (100, 230) et deuxième (400) composants d'une face de liaison (192, 492) formée au moins partiellement par une couche (210, 405) à base d'oxyde de silicium (Si02); une étape de collage du premier composant (100, 230) et du deuxième composant (400) par leurs faces de liaison (192, 492), réalisant ainsi le collage direct des deux composants (100, 230, 400). Ce procédé permet de simplifier l'hybridation de composants hétérogènes pour réaliser un détecteur infrarouge. L'invention porte également sur un détecteur infrarouge et sur un ensemble pour la réalisation d'un tel détecteur.

Abstract translation: 本发明涉及通过组装包括对红外辐射敏感的多个光电二极管（110）的第一电子部件（100,230）和第二电子部件（400）来生产至少一个光敏红外检测器的方法，所述第二电子部件包括至少一个电子部件 该电路用于读取多个光电二极管，其特征在于它包括：在第一（100,230）和第二（400）部件中的每一个上产生至少部分形成的连接表面（192,492） 通过含有氧化硅（SiO 2）的层（210,405）; 以及通过其连接表面（192,492）粘附第一部件（100,230）和第二部件（400）的步骤，使得能够直接粘合两个部件（100,230,400）。 该方法能够简化用于生产红外检测器的异质组件的杂交。 本发明还涉及红外检测器和用于生产这种检测器的组件。

公开(公告)号：WO2013021251A1

公开(公告)日：2013-02-14

申请号：PCT/IB2012/001482

申请日：2012-07-31

Applicant: SOITEC ,  NGUYEN, Bich-Yen ,  SADAK, Mariam

Inventor： NGUYEN, Bich-Yen ,  SADAK, Mariam

IPC: H01L21/98 ,  H01L21/683

CPC classification number: H01L25/50 ,  G02B6/43 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/367 ,  H01L23/473 ,  H01L23/525 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/95 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/0231 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05647 ,  H01L2224/05687 ,  H01L2224/08145 ,  H01L2224/08146 ,  H01L2224/08225 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29187 ,  H01L2224/32145 ,  H01L2224/32146 ,  H01L2224/80006 ,  H01L2224/802 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80447 ,  H01L2224/80487 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/83005 ,  H01L2224/83191 ,  H01L2224/83193 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/95 ,  H01L2224/96 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06534 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/12041 ,  H01L2924/12043 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/05442 ,  H01L2924/05042 ,  H01L2924/014 ,  H01L2224/80 ,  H01L2224/11 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: Methods of forming bonded semiconductor structures include providing a substrate structure including a relatively thin layer (102) of material on a thicker substrate body (104), and forming a plurality of through wafer interconnects (112) through the thin layer of material. A first semiconductor structure (132A-132F)may be bonded over the thin layer of material, and at least one conductive feature (134) of the first semiconductor structure may be electrically coupled with at least one of the through wafer interconnects. A transferred layer of material (212) may be provided over the first semiconductor structure on a side thereof opposite the first substrate structure, and at least one of an electrical interconnect (302), an optical interconnect (402), and a fluidic interconnect (504) may be formed in the transferred layer of material. A second semiconductor structure (322,422) may be provided over the transferred layer of material on a side thereof opposite the first semiconductor structure. Bonded semiconductor structures are fabricated using such methods.

Abstract translation: 形成键合的半导体结构的方法包括在较厚的衬底主体（104）上提供包括相对较薄的材料层（102）的衬底结构，以及通过薄的材料层形成多个通过晶片的互连（112）。 第一半导体结构（132A-132F）可以结合在材料的薄层上，并且第一半导体结构的至少一个导电特征（134）可以与透晶片互连中的至少一个电耦合。 转移的材料层（212）可以在第一半导体结构的与第一衬底结构相对的一侧上提供，并且电互连（302），光学互连（402）和流体互连（ 504）可以形成在转移的材料层中。 第二半导体结构（322,422）可以设置在与第一半导体结构相对的一侧上的转移的材料层上。 使用这种方法制造粘合的半导体结构。

公开(公告)号：WO2016036874A1

公开(公告)日：2016-03-10

申请号：PCT/US2015/048176

申请日：2015-09-02

Applicant: SKORPIOS TECHNOLOGIES, INC.

Inventor： LAMBERT, Damien ,  SPANN, John ,  KRASULICK, Stephen

IPC: H01L21/60

CPC classification number: H01L21/6835 ,  G02B6/4201 ,  H01L21/0274 ,  H01L21/2007 ,  H01L21/683 ,  H01L21/76254 ,  H01L24/03 ,  H01L24/27 ,  H01L24/75 ,  H01L24/83 ,  H01L24/89 ,  H01L24/94 ,  H01L24/95 ,  H01L2221/68313 ,  H01L2221/68318 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/0362 ,  H01L2224/75305 ,  H01L2224/75315 ,  H01L2224/80201 ,  H01L2224/83001 ,  H01L2224/83203 ,  H01L2225/06593 ,  H01L2924/01014 ,  H01L2924/1032 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/15738

Abstract: A transfer substrate with a compliant resin is used to bond one or more chips to a target wafer. An implant region is formed in a transfer substrate. A portion of the transfer substrate is etched to form a riser. Compliant material is applied to the transfer substrate. A chip is secured to the compliant material, wherein the chip is secured to the compliant material above the riser. The chip is bonded to a target wafer while the chip is secured to the compliant material. The transfer substrate and compliant material are removed from the chip. The transfer substrate is opaque to UV light.

Abstract translation: 使用具有顺应性树脂的转印衬底将一个或多个芯片结合到目标晶片。 植入区域形成在转印衬底中。 转印衬底的一部分被蚀刻以形成提升器。 将合适的材料施加到转印基板上。 芯片被固定到柔性材料上，其中芯片被固定到提升管上方的柔性材料。 当芯片固定到顺应性材料时，芯片被结合到目标晶片。 从芯片上去除转印衬底和柔顺材料。 转印衬底对UV光是不透明的。

公开(公告)号：WO2012131075A1

公开(公告)日：2012-10-04

申请号：PCT/EP2012/055894

申请日：2012-03-30

Applicant: SOITEC ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier ,  DI CIOCCIO, Lea

Inventor： SADAKA, Mariam ,  RADU, Ionut ,  LANDRU, Didier ,  DI CIOCCIO, Lea

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L24/03 ,  H01L23/481 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L2224/03452 ,  H01L2224/03464 ,  H01L2224/03466 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/039 ,  H01L2224/03901 ,  H01L2224/05546 ,  H01L2224/08121 ,  H01L2224/08146 ,  H01L2224/0903 ,  H01L2224/80097 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01067 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2224/034

Abstract: Methods of bonding together semiconductor structures include annealing a first metal feature on a first semiconductor structure, bonding the first metal feature to a second metal feature of a second semiconductor structure to form a bonded metal structure that comprises the first metal feature and the second metal feature, and annealing the bonded metal structure. Annealing the first metal feature may comprise subjecting the first metal feature to a pre-bonding thermal budget, and annealing the bonded metal structure may comprise subjecting the bonded metal structure to a post-bonding thermal budget that is less than the pre-bonding thermal budget. Bonded semiconductor structures are fabricated using such methods.

Abstract translation: 将半导体结构结合在一起的方法包括退火第一半导体结构上的第一金属特征，将第一金属特征结合到第二半导体结构的第二金属特征，以形成包含第一金属特征和第二金属特征 ，并对结合的金属结构进行退火。 退火第一金属特征可以包括使第一金属特征经受预结合热预算，并且对接合的金属结构进行退火可以包括使结合的金属结构经受低于预粘合热预算的后粘合热预算 。 使用这种方法制造粘合的半导体结构。

公开(公告)号：WO2016096025A1

公开(公告)日：2016-06-23

申请号：PCT/EP2014/078585

申请日：2014-12-18

Applicant: EV GROUP E. THALLNER GMBH

Inventor： FEHKÜHRER, Andreas

IPC: H01L21/98 ,  H01L21/18 ,  H01L21/683 ,  H01L21/687 ,  H01L21/68 ,  B32B37/10 ,  H01L25/065

CPC classification number: H01L24/80 ,  B32B37/0046 ,  B32B38/1841 ,  B32B38/1858 ,  B32B2309/105 ,  B32B2457/14 ,  H01L21/187 ,  H01L21/304 ,  H01L21/67092 ,  H01L21/6831 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/544 ,  H01L24/08 ,  H01L24/74 ,  H01L24/75 ,  H01L24/94 ,  H01L24/95 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68363 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2224/0224 ,  H01L2224/0381 ,  H01L2224/0382 ,  H01L2224/03831 ,  H01L2224/0384 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/74 ,  H01L2224/75251 ,  H01L2224/75272 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75704 ,  H01L2224/75705 ,  H01L2224/75724 ,  H01L2224/75725 ,  H01L2224/75734 ,  H01L2224/75735 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/7598 ,  H01L2224/80 ,  H01L2224/80003 ,  H01L2224/80006 ,  H01L2224/8001 ,  H01L2224/80011 ,  H01L2224/8002 ,  H01L2224/80047 ,  H01L2224/80051 ,  H01L2224/80093 ,  H01L2224/80099 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80209 ,  H01L2224/80213 ,  H01L2224/80801 ,  H01L2224/80894 ,  H01L2224/80907 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2224/95 ,  H01L2224/97 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2221/68304

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zum Bonden eines ersten Substrats (4) mit einem zweiten Substrat (4'), wobei das erste Substrat (4) und/oder das zweite Substrat (4') vor dem Bonden gedünnt ist/wird. Die Substrate (4, 4') können Wafer, Halbleitersubstrate, metallische Substrate, mineralische Substrate, insbesondere Saphirsubstrate, Glassubstrate oder Polymersubstrate sein. Das erste Substrat (4) und/oder das zweite Substrat (4') werden zum Dünnen und/oder Bonden auf einem auf einer Trägeroberfläche (3o, 3o') eines, insbesondere einen ringförmigen Rahmen (2) aufweisenden, Trägers (3, 3') fixiert. Das erste Substrat (4) und das zweite Substrat (4') werden vor dem Bonden an Hand von korrespondierenden Ausrichtungsmarkierungen der Substrate (4, 4') zueinander ausgerichtet und anschließend, insbesondere magnetisch, vorfixiert. Substratfixierungen weisen jeweils eine Substratfixierfläche (9) zur Fixierung jeweils eines Substrats (4, 4') und jeweils eine die Substratfixierfläche (9) umgebende Trägerfixierfläche (8) oder Trägerfixierbereich zur gegenseitigen Fixierung der Substratfixierungen auf, wobei insbesondere die Trägerfixierfläche (8) oder der Trägerfixierbereich magnetisiert oder magnetisierbar ist, oder alternativ die Substratfixierungen mittels eines Klebers, über Klemmen, über ein Stecksystem oder elektrostatisch miteinander fixierbar sind.

Abstract translation: 本发明涉及一种方法，用于与第二衬底（4“），其中，所述第一基板（4）和/或所述第二衬底（4”）在接合之前薄化接合第一基底（4）/是。 基板（4，4“）的晶片，半导体衬底，金属基材，矿物基底，特别是蓝宝石基板，玻璃基板或聚合物基板可以是。 在第一基板（4）和/或第二基底（4“）是在支撑表面上的研磨和/或键合（10-30，10-30的”）的，特别是环形框架（2），其具有，载流子（3,3 “）固定。 在第一基板（4）和第二衬底（4“）（相当于基板4的对准标记的，4）在粘接之前手”彼此，然后，特别是磁性，预置对准。 基板注视各自具有Substratfixierfläche（9），用于在每种情况下固定在一个基板（4,4“），每一个所述Substratfixierfläche（9）周围Trägerfixierfläche（8）或Trägerfixierbereich用于基板注视相互固定，其中特别地Trägerfixierfläche（8）或 Trägerfixierbereich磁化或可磁化，或者可替换地，衬底注视通过粘合剂的方式固定在一起，通过端子，连接器系统或静电。

公开(公告)号：WO2013161891A1

公开(公告)日：2013-10-31

申请号：PCT/JP2013/062100

申请日：2013-04-24

Applicant: 須賀 唯知 ,  ボンドテック株式会社

Inventor： 須賀　唯知 ,  山内　朗

IPC: H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/32

CPC classification number: H01L25/0652 ,  B23K31/02 ,  B23K37/00 ,  B23K37/0408 ,  B23K2201/40 ,  H01L21/6836 ,  H01L22/10 ,  H01L23/10 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/74 ,  H01L24/742 ,  H01L24/743 ,  H01L24/75 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/95 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/06134 ,  H01L2224/0615 ,  H01L2224/06177 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/09181 ,  H01L2224/1184 ,  H01L2224/11845 ,  H01L2224/13009 ,  H01L2224/13016 ,  H01L2224/13017 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14134 ,  H01L2224/1415 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/27009 ,  H01L2224/2755 ,  H01L2224/27823 ,  H01L2224/2784 ,  H01L2224/27845 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73103 ,  H01L2224/74 ,  H01L2224/7501 ,  H01L2224/75101 ,  H01L2224/75102 ,  H01L2224/7525 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75283 ,  H01L2224/753 ,  H01L2224/75301 ,  H01L2224/7531 ,  H01L2224/75501 ,  H01L2224/75502 ,  H01L2224/7565 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75753 ,  H01L2224/75802 ,  H01L2224/75804 ,  H01L2224/75824 ,  H01L2224/75842 ,  H01L2224/7598 ,  H01L2224/80003 ,  H01L2224/8001 ,  H01L2224/80013 ,  H01L2224/80065 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80143 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/8022 ,  H01L2224/8023 ,  H01L2224/80447 ,  H01L2224/8083 ,  H01L2224/80907 ,  H01L2224/81002 ,  H01L2224/8101 ,  H01L2224/81013 ,  H01L2224/81065 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81143 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8122 ,  H01L2224/8123 ,  H01L2224/81447 ,  H01L2224/81801 ,  H01L2224/81805 ,  H01L2224/8183 ,  H01L2224/81907 ,  H01L2224/83002 ,  H01L2224/8301 ,  H01L2224/83013 ,  H01L2224/83048 ,  H01L2224/83051 ,  H01L2224/83065 ,  H01L2224/83091 ,  H01L2224/8313 ,  H01L2224/83132 ,  H01L2224/83136 ,  H01L2224/83143 ,  H01L2224/83193 ,  H01L2224/83201 ,  H01L2224/83203 ,  H01L2224/8322 ,  H01L2224/8323 ,  H01L2224/83234 ,  H01L2224/83355 ,  H01L2224/83447 ,  H01L2224/83801 ,  H01L2224/8383 ,  H01L2224/83894 ,  H01L2224/83907 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/80 ,  H01L2224/83 ,  H01L2924/00

Abstract: 【課題】接合界面に樹脂などの望ましくない残存物を残さないようにして、チップとウエハとの間又は積層された複数のチップ間の電気的接続を確立し機械的強度を上げる、ウエハ上にチップを効率よく接合する技術を提供すること。 【解決手段】金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法が、チップ側接合面の金属領域を、表面活性化処理し、かつ親水化処理するステップ（Ｓ１）と、基板の接合部を表面活性化処理し、かつ親水化処理するステップ（Ｓ２）と、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップ（Ｓ３）と、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップ（Ｓ４）とを備える。

Abstract translation: [问题]提供一种用于将晶片高效地接合到晶片而不在接合界面上留下不需要的残留物（例如树脂）的技术，建立芯片和晶片之间或多个分层芯片之间的电连接并增加机械强度。 [解决方案]本发明的用于将包含金属区域的芯片侧接合表面的多个芯片接合到包括多个接合部分的基板的本发明的方法具有以下步骤：（S1）其中芯片的金属区域 接合表面进行表面活化处理和亲水化处理; 步骤（S2），其中对所述基板的接合部进行表面活化处理和亲水化处理; 已经进行表面活化处理和亲水化处理的多个芯片中的每一个被附着到已进行了表面活化处理和亲水化处理的基板上的相应接合部分的步骤（S3） 处理，使得芯片的金属区域与基板的接合部分接触; 以及步骤（S4），其中包括基板和附接到基板的多个芯片的结构被加热。

公开(公告)号：WO2012007655A1

公开(公告)日：2012-01-19

申请号：PCT/FR2011/000395

申请日：2011-07-05

Applicant: COMMISSARIAT À L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  BRUN, Jean

Inventor： BRUN, Jean

IPC: H01L21/60

CPC classification number: H05K13/046 ,  H01L23/13 ,  H01L23/4985 ,  H01L23/5389 ,  H01L23/562 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05571 ,  H01L2224/08238 ,  H01L2224/1134 ,  H01L2224/16237 ,  H01L2224/2919 ,  H01L2224/32237 ,  H01L2224/32238 ,  H01L2224/73204 ,  H01L2224/80006 ,  H01L2224/80007 ,  H01L2224/80201 ,  H01L2224/80903 ,  H01L2224/81005 ,  H01L2224/81007 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81385 ,  H01L2224/81801 ,  H01L2224/81903 ,  H01L2224/83005 ,  H01L2224/83007 ,  H01L2224/83192 ,  H01L2224/83201 ,  H01L2224/83385 ,  H01L2224/8385 ,  H01L2224/90 ,  H01L2224/9211 ,  H01L2924/00014 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/0665 ,  H01L2924/12041 ,  H01L2924/12042 ,  H05K1/0281 ,  H05K1/038 ,  H05K1/189 ,  H05K2201/10545 ,  H05K2201/10674 ,  H05K2203/0108 ,  Y10T29/4913 ,  H01L2924/00 ,  H01L2224/05552

Abstract: Un substrat muni d'un fil (3) électriquement conducteur enrobé par un matériau électriquement isolant est imprégné par un matériau polymérisable (4). Une zone d'accueil (5) pour une puce (2) est formée sur une surface du substrat (1), par rigidification du matériau polymérisable (4) dans une première zone du substrat. La puce (2) est disposée dans la zone d'accueil (5) et une zone (8) de connexion électrique de la puce (2) est connectée électriquement au fil (3) électriquement conducteur du substrat (1).

Abstract translation: 根据本发明，设置有涂覆有电绝缘材料的导电线（3）的基底用可聚合材料（4）浸渍。 通过变形在基板（1）的表面上形成用于芯片（2）的接收区域（5）。 接收区域（5）使用可聚合材料（4）加强。 芯片（2）设置在接收区域（5）中，并且芯片（2）的电连接区域（8）电连接到基板（1）的导电线。

公开(公告)号：WO2017052652A1

公开(公告)日：2017-03-30

申请号：PCT/US2015/052475

申请日：2015-09-25

Applicant: INTEL CORPORATION

Inventor： JUN, Kimin ,  MUELLER, Brennen ,  FISCHER, Paul

IPC: H01L25/065 ,  H01L23/48

CPC classification number: H01L23/48 ,  H01L21/6835 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/82 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/04 ,  H01L2224/05567 ,  H01L2224/08145 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16147 ,  H01L2224/1703 ,  H01L2224/24146 ,  H01L2224/73201 ,  H01L2224/73209 ,  H01L2224/73251 ,  H01L2224/73259 ,  H01L2224/80006 ,  H01L2224/80099 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80213 ,  H01L2224/8083 ,  H01L2224/80895 ,  H01L2224/81005 ,  H01L2224/81099 ,  H01L2224/81191 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/8183 ,  H01L2224/81895 ,  H01L2224/9212 ,  H01L2224/92124 ,  H01L2224/9222 ,  H01L2224/92224 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/10157 ,  H01L2924/00014 ,  H01L2224/80 ,  H01L2224/82 ,  H01L2224/19 ,  H01L2224/08 ,  H01L2924/014

Abstract: Hybrid bonding is described for combining one semiconductor die with another. Some embodiments include attaching small dies on a wafer to a temporary carrier, aligning the dies over a plurality of larger host dies on a host wafer using the temporary carrier, applying the small dies against the host dies using the temporary carrier so that a subset of the small dies bond to respective host dies, separating the temporary carrier so that the subset of bonded small dies are attached to a respective host die and the remaining small dies are separated with the temporary carrier, singulating the host dies, and packaging the host dies.

Abstract translation: 描述了用于将一个半导体管芯与另一个半导体管芯组合的混合结合。 一些实施例包括将晶片上的小模具附接到临时载体上，使用临时载体将模具对准主晶片上的多个较大的主模具，使用临时载体将小模具施加到主模具上，使得 小型管芯与相应的主体管芯接合，分离临时载体，使得粘合的小型管芯的子集连接到相应的主管模具上，剩余的小型管芯与临时载体分离，分离主体模具，并将主体模具 。

公开(公告)号：WO2016083332A1

公开(公告)日：2016-06-02

申请号：PCT/EP2015/077424

申请日：2015-11-24

Applicant: IMEC VZW

Inventor： KIM, Soon-Wook ,  PENG, Lan ,  VERDONCK, Patrick ,  MILLER, Robert ,  BEYER, Gerald ,  BEYNE, Eric

IPC: H01L21/60 ,  H01L23/31

CPC classification number: H01L24/83 ,  H01L21/02065 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31053 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/32 ,  H01L24/80 ,  H01L25/0657 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03616 ,  H01L2224/03845 ,  H01L2224/03848 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05576 ,  H01L2224/05686 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/32501 ,  H01L2224/80097 ,  H01L2224/80201 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80948 ,  H01L2224/83031 ,  H01L2224/83047 ,  H01L2224/83048 ,  H01L2224/83359 ,  H01L2924/00012 ,  H01L2924/0504 ,  H01L2924/00014 ,  H01L2924/20106 ,  H01L2924/2011

Abstract: A method for bonding a first semiconductor substrate to a second semiconductor substrate by direct bonding is described. The substrates are both provided on their contact surfaces with a dielectric layer, followed by a CMP step for reducing the roughness of the dielectric layer. Then a layer of SiCN is deposited onto the dielectric layer, followed by a CMP step which reduces the roughness of the SiCN layer to the order of 1 tenth of a nanometre. Then the substrates are subjected to a pre-bond annealing step and then bonded by direct bonding, possibly preceded by one or more pre- treatments of the contact surfaces, and followed by a post- bond annealing step, at a temperature of less than or equal to 250°C. It has been found that the bond strength is excellent, even at the above named annealing temperatures, which are lower than presently known in the art.

Abstract translation: 描述通过直接接合将第一半导体衬底接合到第二半导体衬底的方法。 这些基板都在其接触表面上设置有电介质层，接着是用于减小电介质层粗糙度的CMP步骤。 然后将一层SiCN沉积到介电层上，随后是CMP步骤，其将SiCN层的粗糙度降低到十分之一纳米。 然后将基板进行预结合退火步骤，然后通过直接接合进行粘合，可能之前是接触表面的一个或多个预处理，然后是后接合退火步骤，其温度低于或等于 等于250°C。 已经发现，即使在上述命名的退火温度下，粘合强度也是优异的，其比现有技术中已知的低。