公开(公告)号：CN86108693A

公开(公告)日：1987-08-12

申请号：CN86108693

申请日：1986-12-26

申请人： 佳能株式会社

发明人： 石原俊一 ,  大利博和 ,  广冈政昭 ,  半那纯一 ,  清水勇

IPC分类号： H01L21/205 ,  H01L21/365

CPC分类号： H01L21/02381 ,  H01L21/02422 ,  H01L21/02425 ,  H01L21/02433 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  Y10S148/057 ,  Y10S148/169 ,  Y10S438/909

摘要： 提供一种基本半导体层，包含由非晶材料构成层改进的薄膜晶体管，其制备方法如下：将含有能够成为所述层组分原子的气态物质(i)通过输送管引入放有基底的成膜室，将对该气态物质具有氧化性能的气态卤族物质。(ii)通过氧化剂输送管引入该成膜室；使该气态物质和该气态卤族氧化剂在成膜室内无等离子体的情况下发生化学反应，产生含受激先质的多种先质；至少利用这些先质中的一种作为供应源，在基底上形成所述的层。

公开(公告)号：CN105609406B

公开(公告)日：2018-09-28

申请号：CN201510707965.9

申请日：2015-10-27

申请人： 株式会社日立国际电气

发明人： 森谷敦 ,  中矶直春 ,  渡桥由悟 ,  村上孝太郎

IPC分类号： H01L21/20 ,  H01L21/205 ,  H01L21/67 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/11517

CPC分类号： H01L21/02609 ,  C23C16/0272 ,  C23C16/24 ,  C23C16/4408 ,  C23C16/45523 ,  C23C16/45529 ,  C23C16/45544 ,  C23C16/46 ,  C23C16/52 ,  C23C16/56 ,  C30B25/04 ,  C30B25/165 ,  C30B25/186 ,  C30B25/20 ,  C30B29/06 ,  H01L21/02381 ,  H01L21/02428 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02592 ,  H01L21/02595 ,  H01L21/02598 ,  H01L21/0262 ,  H01L21/02634 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/02694 ,  H01L21/32055 ,  H01L21/324 ,  H01L21/67103 ,  H01L21/67115 ,  H01L27/0688 ,  H01L27/10805 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10891 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

摘要： 本发明涉及半导体器件的制造方法、衬底处理装置、气体供给系统、立体闪存、动态随机存储器及半导体器件。本发明的课题在于在表面的至少一部分露出有绝缘膜的衬底上形成Si膜时，提高所形成的Si膜的膜质。本发明的技术手段为具有：衬底，由单晶硅构成；绝缘膜，形成于衬底的表面；第一硅膜，通过在单晶硅上以单晶硅为基底进行同质外延生长而形成；和第二硅膜，形成于绝缘膜上，且晶体结构与第一硅膜不同。

公开(公告)号：CN105492657B

公开(公告)日：2018-07-10

申请号：CN201480046949.3

申请日：2014-08-15

申请人： 应用材料公司

发明人： 池孝仁 ,  法扎德·迪安·塔吉克 ,  迈克尔·安东尼·罗莎

IPC分类号： C23C16/50 ,  H01L21/205 ,  C23C16/52

CPC分类号： H01L21/0262 ,  C23C16/0272 ,  C23C16/42 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02579

摘要： 本发明的实施方式大体涉及用于形成SiGe层的方法。在一个实施方式中，首先使用等离子体增强化学气相沉积(PECVD)形成种晶SiGe层，并且也使用PECVD在PECVD种晶层上直接形成主体SiGe层。用于种晶SiGe层和主体SiGe层二者的处理温度低于450摄氏度。

公开(公告)号：CN108231582A

公开(公告)日：2018-06-29

申请号：CN201710919315.X

申请日：2017-09-30

申请人： 台湾积体电路制造股份有限公司

发明人： 珍·皮尔·柯林 ,  卡罗司·迪亚兹 ,  马克范达尔

IPC分类号： H01L21/3213 ,  H01L21/336

CPC分类号： H01L29/0673 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02568 ,  H01L21/02614 ,  H01L21/02617 ,  H01L21/0262 ,  H01L21/02628 ,  H01L21/02639 ,  H01L21/465 ,  H01L29/1033 ,  H01L29/161 ,  H01L29/24 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66969 ,  H01L29/785 ,  H01L29/78696 ,  H01L21/32137 ,  H01L29/66795

摘要： 本揭示叙述一种蚀刻半导体材料的方法，其可选择性地从硅锗/硅锗堆叠蚀刻硅，或可选择性地从硅锗/锗堆叠蚀刻硅锗，以形成富含锗的纳米线通道。举例而言，方法可以包括由具有富含硅材料与富含锗材料的交替层所形成的多层堆叠。薄的第一硫族化合物层同时形成于富含硅材料上，而厚的第二硫族化合物层形成于富含锗材料上。蚀刻第一硫族化合物层与第二硫族化合物层，直到从富含硅材料移除第一硫族化合物层。以不同的蚀刻速率蚀刻富含硅材料与第二硫族化合物层。

公开(公告)号：CN102709160B

公开(公告)日：2018-06-22

申请号：CN201210052305.8

申请日：2012-03-01

申请人： 京东方科技集团股份有限公司

发明人： 田雪雁 ,  龙春平 ,  姚江峰

IPC分类号： H01L21/20 ,  H01L21/02 ,  H01L21/268

CPC分类号： H01L21/02502 ,  C23C16/0272 ,  C23C16/24 ,  C23C16/56 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02505 ,  H01L21/02513 ,  H01L21/02516 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/02675 ,  H01L21/02686 ,  H01L21/268 ,  H01L21/32055

摘要： 本发明提供一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜，用以制作表面粗糙度较低、晶粒尺寸较大且分布均匀的低温多晶硅薄膜。该制作方法包括：在基板上形成一缓冲层；在所述缓冲层上，采用图案形成工艺形成晶核位置均匀分布的籽晶层；在所述籽晶层上形成非晶硅层；对所述非晶硅层进行准分子激光退火。采用本发明提供的低温多晶硅薄膜的制作方法制作的低温多晶硅薄膜，其晶粒尺寸较大，分布均匀，并且具有非常低的表面粗糙度，从而解决了应用于低温多晶硅显示器背板中，迁移率较低，薄膜晶体管的漏电流较大，迁移率及阈值电压不均匀性的问题。

公开(公告)号：CN108122754A

公开(公告)日：2018-06-05

申请号：CN201711204403.8

申请日：2017-11-27

申请人： 台湾积体电路制造股份有限公司 ,  刘致为

发明人： 吕芳谅 ,  翁翊轩 ,  林诗雅 ,  刘致为 ,  潘正圣

IPC分类号： H01L21/324 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02664 ,  H01L21/268 ,  H01L21/28255 ,  H01L21/324 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66651 ,  H01L29/66795 ,  H01L21/3245

摘要： 制造半导体元件的方法包含形成具有第一元素及第二元素于半导体基材上的合金半导体材料层；形成遮罩于合金半导体材料层上，以提供合金半导体材料层的屏蔽部分及未屏蔽部分；以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分，以转化合金半导体材料层，致使合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度，其中表面区域覆着内部区域。

公开(公告)号：CN104701376B

公开(公告)日：2018-06-05

申请号：CN201410369345.4

申请日：2014-07-30

申请人： 台湾积体电路制造股份有限公司

发明人： 查理德·肯尼斯·奥克斯兰德

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/0245 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02458 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/28575 ,  H01L21/76224 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/10879 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/1079 ,  H01L29/16 ,  H01L29/165 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41791 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/495 ,  H01L29/51 ,  H01L29/66439 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66742 ,  H01L29/66977 ,  H01L29/775 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78681 ,  H01L29/78696 ,  H01L2029/7858

摘要： 本发明提供了一种晶体管器件和形成场效应晶体管器件的方法。示例性晶体管器件包括半导体衬底和器件层。器件层包括通过沟道区连接的源极区和漏极区，沟道区包括纳米线的一部分。通过在半导体衬底上方提供牺牲层来形成沟道区。纳米线形成在牺牲层上方，且蚀刻牺牲层。蚀刻对牺牲层具有选择性以防止去除纳米线，且蚀刻导致纳米线的该部分悬于半导体衬底上方。形成环绕纳米线的至少一部分的栅极区。以共形的方式将栅极区沉积在该部分的所有侧上方，并且该部分不再悬于半导体衬底上方。

公开(公告)号：CN107924825A

公开(公告)日：2018-04-17

申请号：CN201580082464.4

申请日：2015-09-30

申请人： 株式会社日立国际电气

发明人： 汤浅和宏 ,  道田典明

IPC分类号： H01L21/268 ,  H01L21/20 ,  H01L21/265 ,  H01L21/31 ,  H01L21/316

CPC分类号： H01L21/322 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02494 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/02675 ,  H01L21/265 ,  H01L21/268 ,  H01L21/2686 ,  H01L21/31 ,  H01L21/324 ,  H01L21/67115

摘要： 本发明提供能进行均匀的衬底处理的技术。提供的技术具有：将衬底备于处理室中的工序，衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在绝缘膜上形成有作为处理对象的厚度以下的处理对象膜；通过从加热装置供给的电磁波而将衬底升温至第一温度的工序；在维持所述第一温度的同时，在第一处理时间的期间内处理衬底的第一处理工序；在第一处理工序后，通过从加热装置供给的电磁波而将衬底从第一温度升温至比第一温度高的第二温度的工序；及在维持第二温度的同时，在比第一处理时间短的第二处理时间的期间内处理衬底的第二处理工序。

公开(公告)号：CN106548926B

公开(公告)日：2018-04-10

申请号：CN201610954680.X

申请日：2016-10-27

申请人： 京东方科技集团股份有限公司

发明人： 卜倩倩

IPC分类号： H01L21/02 ,  H01L29/786 ,  H01L27/12

CPC分类号： H01L21/02381 ,  H01L21/02422 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/02658 ,  H01L21/02675 ,  H01L21/02686 ,  H01L27/1222 ,  H01L27/1285 ,  H01L29/78675

摘要： 本发明涉及显示领域，提供了一种多晶硅层的制备方法为：在衬底基板的微晶硅层上沉积一层多孔的金属薄膜；将形成有金属薄膜的衬底基板放入包括有氟化氢和氧化剂的混合溶液中刻蚀；完成刻蚀后，依次用酸溶液及去离子水洗涤，得到处理后的微晶硅层；在所述处理后的微晶硅层上沉积非晶硅层，经激光退火处理，形成多晶硅层。本发明还提供一种薄膜晶体管，其多晶硅层由所述方法制备得到。本发明利用金属薄膜作为催化剂，催化微晶硅层刻蚀，使微晶硅层表面形成生长方向一致，大小均一的硅晶种。在所述硅晶种基础上经过沉积非晶硅并激光退火形成晶粒尺寸350‑360nm,3σ＜140nm的多晶硅，晶粒生长方向一致，有效控制了晶界出现的区域。

公开(公告)号：CN107873106A

公开(公告)日：2018-04-03

申请号：CN201680031749.X

申请日：2016-05-18

申请人： 太阳能爱迪生半导体有限公司

发明人： S·G·托马斯 ,  G·王

IPC分类号： H01L21/02 ,  H01L21/3065 ,  H01L21/762

CPC分类号： H01L21/76256 ,  H01L21/0242 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02499 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02658 ,  H01L21/02694 ,  H01L21/3065 ,  H01L21/76251

摘要： 所公开的方法适合于制造绝缘体上SiGe结构。根据该方法的一些实施例，在包括超薄硅顶层的绝缘体上硅衬底上沉积包含SiGe的层。在一些实施例中，通过外延沉积来沉积所述包含SiGe的层。在一些实施例中，SiGe外延层是高质量的，因为它是通过在Si/掩埋氧化物界面处设计应变弛豫而产生的。在一些实施例中，该方法实现了在弱键合到下伏氧化物的数个单层厚Si层上生长的SiGe的弹性应变弛豫。