公开(公告)号：JP5023738B2

公开(公告)日：2012-09-12

申请号：JP2007050023

申请日：2007-02-28

Applicant: 富士通株式会社

Inventor： 光彦 菅根

IPC: H05K3/42

CPC classification number: H05K3/429 ,  H05K3/184 ,  H05K2201/09645 ,  H05K2203/0195 ,  H05K2203/0557 ,  Y10T29/42 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T29/49165 ,  Y10T29/49401

公开(公告)号：JP5018893B2

公开(公告)日：2012-09-05

申请号：JP2009542438

申请日：2007-11-21

Applicant: 富士通株式会社

Inventor： 順 山田 ,  裕史 森

IPC: G06F17/50 ,  H05K3/00 ,  H05K3/46

CPC classification number: H05K3/0005 ,  G06F17/5077 ,  H05K1/0251 ,  H05K3/429 ,  H05K2201/09645

公开(公告)号：JP2011216740A

公开(公告)日：2011-10-27

申请号：JP2010084539

申请日：2010-03-31

Applicant: Ibiden Co Ltd ,  イビデン株式会社

Inventor： FURUHATA NAOKI ,  SAKAI TOSHISUKE ,  MIKADO YUKINOBU

IPC: H05K3/46

CPC classification number: H05K1/185 ,  H01L21/568 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/24227 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0106 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15153 ,  H01L2924/1517 ,  H05K3/427 ,  H05K3/4602 ,  H05K2201/09063 ,  H05K2201/09645 ,  H05K2201/09781 ,  H05K2203/0191 ,  H05K2203/1469 ,  Y10T29/49126

Abstract: PROBLEM TO BE SOLVED: To improve the reliability of a wiring board.SOLUTION: The wiring board includes a substrate having a cavity, an electronic component accommodated in the cavity of the substrate, a first conductive pattern so formed on a first surface of the substrate as to surround the opening of the cavity, a second conductive pattern formed around the first conductive pattern, and an insulating layer so formed on the first surface of the substrate as to cover the first conductive pattern, the second conductive pattern, and the opening of the cavity. The first conductive pattern has a slit extending from the second conductive pattern side to the opening side of the cavity.

Abstract translation: 要解决的问题：提高布线板的可靠性。解决方案：布线板包括具有空腔的基板，容纳在基板的空腔中的电子部件，形成在基板的第一表面上的第一导电图案 为了围绕空腔的开口，围绕第一导电图案形成的第二导电图案以及形成在基板的第一表面上以覆盖第一导电图案，第二导电图案和第二导电图案的开口的绝缘层 空腔。 第一导电图案具有从第二导电图案侧延伸到空腔的开口侧的狭缝。

公开(公告)号：JP4739348B2

公开(公告)日：2011-08-03

申请号：JP2007540420

申请日：2005-11-10

Applicant: ピーピージー インダストリーズ オハイオ, インコーポレイテッド

Inventor： ピーター エレニアス， ,  ケビン シー． オルソン， ,  トーマス ダブリュー． グッドマン， ,  アラン イー． ワン，

IPC: H05K1/05 ,  H05K3/46 ,  H05K1/02 ,  H05K3/00 ,  H05K3/44

CPC classification number: H05K3/002 ,  H05K1/056 ,  H05K3/0052 ,  H05K3/403 ,  H05K3/44 ,  H05K3/445 ,  H05K3/4623 ,  H05K3/4641 ,  H05K3/4644 ,  H05K2201/0166 ,  H05K2201/0397 ,  H05K2201/0909 ,  H05K2201/09181 ,  H05K2201/0919 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09545 ,  H05K2201/09554 ,  H05K2201/09645 ,  H05K2201/09827 ,  H05K2203/1105 ,  H05K2203/135

公开(公告)号：JP2009289981A

公开(公告)日：2009-12-10

申请号：JP2008140930

申请日：2008-05-29

Applicant: Fujitsu Ltd ,  富士通株式会社

Inventor： TSUBAMOTO HIROTA ,  NOKIMURA HITOSHI ,  TOSAKA MASAKI

IPC: H05K3/46 ,  B23K26/36 ,  B23K101/42 ,  H05K3/42

CPC classification number: B23K26/106 ,  B23K2201/42 ,  H05K1/115 ,  H05K3/0088 ,  H05K3/027 ,  H05K3/043 ,  H05K3/26 ,  H05K3/423 ,  H05K3/429 ,  H05K3/4688 ,  H05K2201/0761 ,  H05K2201/096 ,  H05K2201/09645 ,  H05K2203/0257 ,  H05K2203/0746 ,  H05K2203/0763 ,  H05K2203/107 ,  H05K2203/1173 ,  H05K2203/175 ,  Y10T29/49117 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: PROBLEM TO BE SOLVED: To provide a method for manufacturing of a printed board can improve mounting efficiency and a hygroscopic property without degrading a high-frequency characteristic; a printed board provided by the same; and a manufacturing device of a printed board. SOLUTION: This method for manufacturing of a printed board forming each through-hole with a hole penetrating between a front face and a back face manufactures a printed board having a through-hole where the front face side and the back face side of the printed board are electrically cut from each other by including a removal process of annularly removing a conductive material in an in-hole wall surface at least at a part between the front face side and the back face side of the printed board after a plating process of forming a through-hole where the conductive material is plated on the in-hole wall surface, and the front surface and the back surface of the printed board are electrically connected. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：提供一种制造印刷电路板的方法可以在不降低高频特性的情况下提高安装效率和吸湿性; 由其提供的印刷电路板; 以及印刷电路板的制造装置。 解决方案：用于制造形成具有贯穿前表面和背面之间的孔的每个通孔的印刷电路板的制造方法制造具有通孔的印刷电路板，其中正面和背面侧 印刷电路板通过在电镀处理之后至少在印刷电路板的正面侧和背面侧之间的一部分环状除去导电材料的孔内壁表面的去除工艺而彼此电切割 形成导电材料镀在孔壁表面上的通孔，并且印刷电路板的前表面和后表面电连接。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2009218544A

公开(公告)日：2009-09-24

申请号：JP2008134768

申请日：2008-05-22

Applicant: Hynix Semiconductor Inc ,  株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.

Inventor： CHOI BOK KYU ,  LIM SANG JOON ,  JANG EUL CHUL

IPC: H01L23/12 ,  H01L23/32 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18

CPC classification number: H01L25/0657 ,  H01L2224/16 ,  H01L2225/0652 ,  H01L2225/06527 ,  H01L2225/06572 ,  H05K1/0222 ,  H05K1/115 ,  H05K2201/09645 ,  H05K2201/09809

Abstract: PROBLEM TO BE SOLVED: To provide a circuit board having a via structural body reducing distortion of signals.
SOLUTION: The circuit board 100 includes a board body 10, a conductive connector 22 penetrating the board body, and a via structural body 20 having a conductive shield member 24 surrounding at least a part of the conductive connector in order to reduce distortion of signals applied to the conductive connector. A conductive shield member to which power signals or ground signals are applied is arranged outside of the conductive connector to which data signals are applied, thereby preventing distortion of the data signals and generation of electromagnetic wave from the conductive electrode.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供具有通孔结构体的电路板，减少信号的失真。 解决方案：电路板100包括板主体10，贯穿板主体的导电连接器22以及具有围绕至少一部分导电连接器的导电屏蔽构件24的通孔结构体20，以便减少变形 的信号施加到导电连接器。 将施加了电力信号或接地信号的导电屏蔽构件设置在施加数据信号的导电连接器的外侧，从而防止数据信号的变形和从导电电极产生的电磁波。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JPWO2007032213A1

公开(公告)日：2009-03-19

申请号：JP2007535420

申请日：2006-09-01

Applicant: 日本電気株式会社

Inventor： 佐藤　淳哉 ,  淳哉 佐藤 ,  真司 渡邉 ,  真司 渡邉 ,  三上　伸弘 ,  伸弘 三上 ,  篤昌 澤田 ,  篤昌 澤田

IPC: H05K1/11 ,  H01L23/12 ,  H05K1/02 ,  H05K3/46

CPC classification number: H01L23/49827 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H05K1/0271 ,  H05K1/115 ,  H05K3/108 ,  H05K3/403 ,  H05K3/421 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/09509 ,  H05K2201/09563 ,  H05K2201/09645 ,  H05K2201/09745 ,  H05K2201/09909 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本発明の目的は、曲面化する際に発生する各種応力によるビア−基板間剥れ、ビアクラック等による信号断線等の電気的障害の発生を防止することである。プリント配線基板において、第1の配線層11と、第1の配線層11上に形成されるとともに、第1の配線層11に通ずるビア用下穴12aを有する電気絶縁性基材12と、電気絶縁性基材12上に形成されるとともに、ビア用下穴12aを通じて第1の配線層11と電気的に接続する第2の配線層16と、を備え、第2の配線層16には、少なくともビア用下穴12aの近傍に配された部位に、電気絶縁性基材12を曲面化する際に発生する曲げ応力、引張応力、圧縮応力、せん断応力を緩和する応力緩和部17が形成されている。

公开(公告)号：JP2008235338A

公开(公告)日：2008-10-02

申请号：JP2007068691

申请日：2007-03-16

Applicant: Fujitsu Ltd ,  富士通株式会社

Inventor： OGATA EIJI ,  OMORI KAZUNORI ,  NAMIMATSU KOICHI ,  FUKAGAWA KAZUNARI

IPC: H01R12/51 ,  H05K3/46 ,  H05K3/40

CPC classification number: H05K3/4046 ,  H05K3/3447 ,  H05K2201/0133 ,  H05K2201/09645 ,  H05K2201/1059

Abstract: PROBLEM TO BE SOLVED: To provide a multilayer wiring circuit board structure having a degree of freedom in wiring design without the generation of a via stab. SOLUTION: The multilayer wiring circuit board structure having a first wiring pattern 11 formed on a desired layer of a multilayer wiring circuit board 100, a second wiring pattern 12 formed on a layer different from the layer on which the first wiring pattern 11 is formed, a through-hole 20 formed through the front surface 100a and the rear surface 100b of the multilayer wiring circuit board 100, a conductor 32 at a side surface 30a internally in contact with the through-hole 20, and an engaging connector 30 engaged with the through-hole 20. The first wiring pattern 11 and the second wiring pattern 12 are exposed to the internal surface 20a of the through-hole 20, and the engaging connector 30 connects the first end 32a and the second end 32b of the conductor 32 to an exposed part 11a of the first wiring pattern 11 and an exposed part 11b of the second wiring pattern 12, respectively. COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供一种具有布线设计自由度的多层布线电路板结构，而不产生通孔刺。 解决方案：具有形成在多层布线电路板100的所需层上的第一布线图案11的多层布线电路板结构，形成在不同于第一布线图案11的层的层上的第二布线图案12 形成有通过多层布线电路板100的前表面100a和后表面100b形成的通孔20，在与通孔20接触的内侧的侧表面30a处的导体32和接合连接器30 与通孔20卡合。第一布线图案11和第二布线图案12暴露于通孔20的内表面20a，并且接合连接器30将第一布线图案11和第二布线图案12的第一端32a和第二端32b连接 导体32分别连接到第一布线图案11的露出部分11a和第二布线图案12的露出部分11b。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2008218522A

公开(公告)日：2008-09-18

申请号：JP2007050490

申请日：2007-02-28

Applicant: Tdk Corp ,  Tdk株式会社

Inventor： NAGASE KENJI ,  KAWABATA KENICHI

IPC: H05K1/02 ,  H05K1/11 ,  H05K3/40

CPC classification number: H01L24/82 ,  H01L23/3121 ,  H01L23/5389 ,  H01L24/24 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/82039 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01037 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01088 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/351 ,  H05K1/185 ,  H05K3/064 ,  H05K3/4007 ,  H05K3/421 ,  H05K3/4652 ,  H05K2201/0367 ,  H05K2201/09472 ,  H05K2201/09645 ,  H05K2201/09745 ,  H05K2203/054 ,  H05K2203/1152 ,  Y10T29/49155 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a wiring structure or the like for sufficiently improving connection capability between an object to be connected and a wiring pattern (layer) connected to the connection object. SOLUTION: In a circuit board 1 including a built-in semiconductor, a conductor pattern 13 is formed in both surfaces of a core board 11 and a semiconductor device 14 is arranged within a resin layer 16 laminated on the core board 11. The conductor pattern 13 and a bump 14p of the semiconductor device 14 are provided on the resin layer 16 and via-holes 19a, 19b are formed on the upper part of these elements. Moreover, within the internal side of the via-holes 19a, 19b, via-hole electrodes 23a, 23b are connected to the conductor pattern 13 and the bump 14p of the semiconductor device 14. The via-hole electrodes 23a, 23b include recesses on the upper surface thereof and are provided in such a manner that side walls including edge end portions of the recesses are provided not in contact with the internal walls of the via-holes 19a, 19b. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于充分提高要连接的对象与连接到连接对象的布线图案（层）之间的连接能力的布线结构等。 解决方案：在包括内置半导体的电路板1中，在芯板11的两个表面上形成导体图案13，并且将半导体器件14布置在层压在芯板11上的树脂层16内。 半导体器件14的导体图案13和凸块14p设置在树脂层16上，并且在这些元件的上部形成有通孔19a，19b。 此外，在通孔19a，19b的内侧，通孔电极23a，23b连接到导体图案13和半导体器件14的凸块14p。通孔电极23a，23b包括凹槽 其上表面设置成使得包括凹部的边缘端部的侧壁不与通孔19a，19b的内壁接触。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：JP2008519468A

公开(公告)日：2008-06-05

申请号：JP2007540420

申请日：2005-11-10

Applicant: ピーピージー インダストリーズ オハイオ, インコーポレイテッド

Inventor： ピーター エレニアス， ,  ケビン シー． オルソン， ,  トーマス ダブリュー． グッドマン， ,  アラン イー． ワン，

IPC: H05K1/05 ,  H05K3/46 ,  H05K1/02 ,  H05K3/00 ,  H05K3/44

CPC classification number: H05K3/002 ,  H05K1/056 ,  H05K3/0052 ,  H05K3/403 ,  H05K3/44 ,  H05K3/445 ,  H05K3/4623 ,  H05K3/4641 ,  H05K3/4644 ,  H05K2201/0166 ,  H05K2201/0397 ,  H05K2201/0909 ,  H05K2201/09181 ,  H05K2201/0919 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09545 ,  H05K2201/09554 ,  H05K2201/09645 ,  H05K2201/09827 ,  H05K2203/1105 ,  H05K2203/135

Abstract: 回路基板、または多層回路基板の各回路基板は、導電性シートの１つの表面を覆う絶縁性トップ層と、該導電性シートのもう１つ別の表面を覆う絶縁性ボトム層と、該導電性シートのエッジを覆う絶縁性エッジ層とにより被覆された導電性シートを含む。 絶縁性中間層が、多層回路基板アセンブリの隣接する一対の回路基板の間に挟まれ得る。 ランドレススルーホールまたはバイアが、その相対する表面上の導電体を接続するために、１つ以上の回路基板を貫通して延び得る。