公开(公告)号：JP2007243194A

公开(公告)日：2007-09-20

申请号：JP2007058180

申请日：2007-03-08

Applicant: Samsung Electro-Mechanics Co Ltd ,  サムソン エレクトロ−メカニックス カンパニーリミテッド.

Inventor： CHO SEUNG-HYUN ,  OH SANG-JIN ,  KIM YOUNG GOO ,  KIM KWANG-YUNE

IPC: H05K1/05

CPC classification number: H05K1/0203 ,  B32B15/08 ,  B32B15/18 ,  B32B15/20 ,  H05K1/056 ,  H05K2201/0919 ,  H05K2201/10409 ,  H05K2203/0315 ,  Y10T428/24917

Abstract: PROBLEM TO BE SOLVED: To provide a printed circuit board having a metal core. SOLUTION: The printed circuit board that includes the metal core and an insulation layer stacked on at least one surface of the metal core, where a portion of the insulation layer is removed to expose an edge surface of the metal core to the exterior and thereby form an exposed surface, allows superb heat release through the exposed surface. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种具有金属芯的印刷电路板。 解决方案：包括金属芯和绝缘层的印刷电路板堆叠在金属芯的至少一个表面上，其中绝缘层的一部分被去除以将金属芯的边缘表面露出到外部 从而形成暴露的表面，允许通过暴露表面的极好的热释放。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP3856657B2

公开(公告)日：2006-12-13

申请号：JP2001106828

申请日：2001-04-05

Applicant: シャープ株式会社

Inventor： 洋 合田 ,  良弘 和泉 ,  弘一 宮地

IPC: G02B6/122 ,  H05K1/02 ,  G02B6/12 ,  G02B6/43 ,  H05K3/40 ,  H05K3/46

CPC classification number: G02B6/125 ,  G02B6/43 ,  G02B2006/12038 ,  G02B2006/12178 ,  H01L2924/0002 ,  H05K3/403 ,  H05K3/4611 ,  H05K2201/0326 ,  H05K2201/09154 ,  H05K2201/0919 ,  H05K2201/09836 ,  H01L2924/00

公开(公告)号：JP2006332255A

公开(公告)日：2006-12-07

申请号：JP2005152561

申请日：2005-05-25

Applicant: Alps Electric Co Ltd ,  アルプス電気株式会社

Inventor： KOGA KAZUMASA

IPC: H05K3/46 ,  H01L23/12 ,  H05K3/00

CPC classification number: H05K1/0218 ,  H01L21/561 ,  H01L23/29 ,  H01L23/3121 ,  H01L23/552 ,  H01L24/97 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/1515 ,  H01L2924/15313 ,  H01L2924/19105 ,  H01L2924/3025 ,  H05K1/0306 ,  H05K3/0052 ,  H05K3/284 ,  H05K3/403 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0919 ,  Y10T29/49146 ,  Y10T29/49156 ,  Y10T29/49165 ,  Y10T29/49789

Abstract: PROBLEM TO BE SOLVED: To provide an electronic circuit unit wherein electric shield is good and the connected state of a metal film and a pattern for grounding is certain, and to provide its manufacturing method. SOLUTION: In an electronic circuit unit, a metal film 6 is formed in the position of an upper surface of a sealing resin 5 for embedding an electronic component 4, and in the position of a side surface opposite mutually; and it is connected with the upper surface of a multilayer substrate 1, or connected with a pattern 3 for grounding at the upper surface of a multilayer substrate 1 and between lamination layers of the multilayer substrate 1. Therefore, in comparison with the conventional one, electric shielding characteristics of the metal film 6 are favorable. Further, since the metal film 6 is formed in the side surface of the sealing resin 5 and in the side surface of the multilayer substrate 1, especially when the metal film 6 is formed by plating, conventional blind holes can be eliminated on completion of plating owing to favorable circulation of plating liquid. Accordingly, it is made possible to obtain the certainty in the state of the metal film 6 connected to the pattern 3 for grounding. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种电气电路良好的电子电路单元，金属膜的连接状态和接地图案是确定的，并提供其制造方法。 解决方案：在电子电路单元中，金属膜6形成在密封树脂5的上表面的位置，用于嵌入电子部件4，并且在相对的相对侧的位置; 并且与多层基板1的上表面连接，或者与多层基板1的上表面和多层基板1的层叠层之间的接地用图案3连接。因此，与以往相比， 金属膜6的屏蔽特性良好。 此外，由于金属膜6形成在密封树脂5的侧面和多层基板1的侧面中，特别是当通过电镀形成金属膜6时，可以在电镀完成时消除常规的盲孔 由于电镀液的循环有利。 因此，可以获得连接到图案3的金属膜6的接地状态的确定性。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP3748868B2

公开(公告)日：2006-02-22

申请号：JP2003340186

申请日：2003-09-30

Applicant: 日本圧着端子製造株式会社

Inventor： 修一 井上

IPC: H05K1/02 ,  H01R13/24 ,  H05K1/11 ,  H05K3/40 ,  H05K3/46

CPC classification number: H05K1/117 ,  H01R12/523 ,  H01R13/2414 ,  H05K1/0237 ,  H05K3/403 ,  H05K3/4611 ,  H05K2201/0133 ,  H05K2201/0919 ,  H05K2201/09436

公开(公告)号：JP2005531160A

公开(公告)日：2005-10-13

申请号：JP2004517992

申请日：2003-06-27

Applicant: ピーピージー インダストリーズ オハイオ, インコーポレイテッド

Inventor： ケビン シー． オルソン， ,  ステファノ， トーマス エイチ． ディ ,  アラン イー． ワン，

IPC: H05K1/05 ,  H05K1/02 ,  H05K3/00 ,  H05K3/44 ,  H05K3/46

CPC classification number: H05K1/0231 ,  H01L2224/16225 ,  H05K1/056 ,  H05K3/002 ,  H05K3/0052 ,  H05K3/44 ,  H05K3/4641 ,  H05K3/4644 ,  H05K2201/0166 ,  H05K2201/0397 ,  H05K2201/0909 ,  H05K2201/0919 ,  H05K2201/09309 ,  H05K2201/09554 ,  H05K2201/10446 ,  H05K2203/135 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49156

Abstract: 本発明に従う回路基板層（２）は、絶縁頂部層（１０）と絶縁底部層（１４）との間に挟まれる電導性シート（４）を備える。 頂部層（１０）および底部層（１４）ならびに電導性シート（４）は、電導性シート（４）の縁部（２０）を含む縁部を有する回路基板層（２）を規定する。 絶縁縁部層（１８）は、実質的に電導性シート（４）の縁部（２０）の全てを覆う。 本発明の目的は、プリント回路基板の縁部まで延びるが実質的に（完全にではない）絶縁材料によって覆われている、伝導性面を有する１つ以上のプリント回路基板層を有するプリント回路基板を提供することによって、上記および他の問題を克服することである。

Abstract translation: 提供一种形成电路板的方法，包括：（a）提供第一导电片; （b）选择性地去除所述第一导电片的一个或多个部分以形成具有第一电路板的第一面板，所述第一电路板通过从所述第一电路板的边缘延伸的至少一个接片连接到所述第一面板的一次性部分 到所述第一面板的一次性部分的边缘; （c）向第一电路板施加绝缘涂层，使得第一电路板的至少每个边缘被覆盖; 以及（d）以一种方式将第一电路板与一次性部分分开，由此至少部分突片保持附接到第一电路板并且包括第一电路板的导电片的暴露边缘。 还提供了通过该方法形成的电路板。

公开(公告)号：JP2005005409A

公开(公告)日：2005-01-06

申请号：JP2003165819

申请日：2003-06-11

Applicant: Matsushita Electric Ind Co Ltd ,  松下電器産業株式会社

Inventor： KAWABATA TAKESHI

IPC: H01L23/12 ,  H01L21/48 ,  H01L23/498 ,  H01L23/52 ,  H05K1/02 ,  H05K3/00 ,  H05K3/24 ,  H05K3/46

CPC classification number: H01L23/49838 ,  H01L21/4846 ,  H01L23/49822 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/05554 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/30111 ,  H01L2924/3025 ,  H05K1/0216 ,  H05K3/0052 ,  H05K3/242 ,  H05K3/4652 ,  H05K2201/0919 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device wherein noise which flows inside from exterior through a solder plating stub can be defended while skewness of signal wave by noise from the solder plating stub and radiated noise generated from the solder plating stub itself can be shielded by mainly planning on design without applying cost, so that signal transmitting property is superior. SOLUTION: The semiconductor device installs a semiconductor element 1 having a plurality of electrodes 2, a plurality of conductor wirings 5, 10, 11, etc. which are connected to the electrodes 2 of the semiconductor element 1, the solder plating stub 7 which accompanies the conductor wirings 5, 10, 11, etc., and wiring layers 51, 52 which are formed into a plurality of layers on a substrate. The solder plating stub 7 incidental with the first conductor wiring 5, and solder plating stubs 12, 13 incidental with singular or a plurality of the second conductor wirings 10, 11 adjoining to the first conductor wiring 5, exist in different conductor wiring layers 51, 52. COPYRIGHT: (C)2005,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种半导体器件，其中可以防止从外部流过焊料电镀短截线的噪声，同时来自焊料电镀短截线的信号波噪声和由焊料电镀桩本身产生的辐射噪声的偏差 可以通过主要规划设计而不施加成本来屏蔽，使信号传输性能更好。 解决方案：半导体器件安装半导体元件1，其具有多个电极2，多个导体布线5,10,11等连接到半导体元件1的电极2，焊料电镀端 导体布线5,10,11等附近的图7以及在基板上形成为多层的布线层51,52。 与第一导体布线5相邻的焊料电镀短截线7和与第一导体布线5相邻的单个或多个第二导体布线10,11附带的焊料电镀短截线12,13存在于不同的导体布线层51中， 52.版权所有（C）2005，JPO＆NCIPI

公开(公告)号：JP2004112468A

公开(公告)日：2004-04-08

申请号：JP2002273536

申请日：2002-09-19

Applicant: Nec Corp ,  日本電気株式会社

Inventor： TAMAOKI NAOYA ,  MASUDA NORIO ,  KURIYAMA TOSHIHIDE ,  TAGO MASAKI

IPC: H01P5/08 ,  H01R9/05 ,  H05K1/02 ,  H05K1/11 ,  H05K3/34 ,  H05K3/40

CPC classification number: H05K1/0222 ,  H01L2223/6622 ,  H01P5/085 ,  H01R9/0515 ,  H05K1/113 ,  H05K3/341 ,  H05K3/3421 ,  H05K3/3436 ,  H05K3/403 ,  H05K2201/0919 ,  H05K2201/09618 ,  H05K2201/09809 ,  H05K2201/10356 ,  H05K2201/10446

Abstract: PROBLEM TO BE SOLVED: To provide an electronic device in which a signal wiring line formed as a thin film, inner layer wiring line of a multi-layered wiring part of a functional module such as a sensor is connected to a coaxial cable with a good high-frequency signal transmission characteristic while avoiding the influences of external noise, and the module is firmly fixed onto a multilayer circuit board.
SOLUTION: The electronic device includes the sensor module 101 and the multilayer circuit board 108. The module 101 is fixed to one end of a surface of the board 108 to be electrically connected thereto. One end of the semi-rigid coaxial cable 120 connected to an external measuring device is connected to the other end of the surface of the board 108. A connection part of the cable 120 is surrounded by a conductor case 125.
COPYRIGHT: (C)2004,JPO

公开(公告)号：JPS6166993U

公开(公告)日：1986-05-08

申请号：JP15274784

申请日：1984-10-09

IPC: H01R4/64 ,  H01R12/51 ,  H05K3/20 ,  H05K3/34 ,  H05K3/36 ,  H05K3/40 ,  H05K3/46 ,  H05K7/04 ,  H05K7/14

CPC classification number: H05K7/04 ,  H05K1/0215 ,  H05K3/202 ,  H05K3/3447 ,  H05K3/368 ,  H05K3/4084 ,  H05K3/4641 ,  H05K2201/0397 ,  H05K2201/0919 ,  H05K2201/2009 ,  H05K2203/063

公开(公告)号：JP6327105B2

公开(公告)日：2018-05-23

申请号：JP2014212624

申请日：2014-10-17

Applicant: 三菱電機株式会社

Inventor： 大宅 大介 ,  磐浅 辰哉

IPC: H01L25/18 ,  H05K1/11 ,  H05K1/02 ,  H01L25/07

CPC classification number: H05K1/0306 ,  H01L2224/0603 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2924/19107 ,  H05K1/0296 ,  H05K1/142 ,  H05K1/181 ,  H05K3/0067 ,  H05K2201/0919 ,  H05K2201/09845 ,  H01L2924/00014

公开(公告)号：JPWO2016072338A1

公开(公告)日：2017-06-01

申请号：JP2016557728

申请日：2015-10-29

Applicant: 株式会社村田製作所

Inventor： 伊藤　慎悟 ,  慎悟 伊藤 ,  邦明 用水 ,  邦明 用水

IPC: H01P3/08 ,  H01P1/04 ,  H05K1/02

CPC classification number: H01P3/026 ,  H01P1/02 ,  H01P1/047 ,  H01P3/082 ,  H01P3/085 ,  H01P5/028 ,  H05K1/0245 ,  H05K1/142 ,  H05K2201/0919 ,  H05K2201/09845

Abstract: 第1信号導体パターン(130)、第1グランド導体パターン(121)および第2グランド導体パターン(122)により、ストリップライン型の第1伝送線路(141)が構成され、第2信号導体パターン(230)、第3グランド導体パターン(221)および第4グランド導体パターン(222)により、ストリップライン型の第2伝送線路(241)が構成される。第1伝送線路(141)の端部に形成される第1接続部(150)と第2伝送線路(241)の端部に形成される第2接続部(250)とを積層することで、第1グランド導体パターン(121)は第3グランド導体パターン(221)に導通し、第2グランド導体パターン(122)は第4グランド導体パターン(222)に導通し、第1信号導体パターン(130)は第2信号導体パターン(230)に導通する。