公开(公告)号：US20130020711A1

公开(公告)日：2013-01-24

申请号：US13187694

申请日：2011-07-21

申请人： Zhongping Bao ,  James D. Burrell ,  Shiqun Gu

发明人： Zhongping Bao ,  James D. Burrell ,  Shiqun Gu

IPC分类号： H01L23/488 ,  C23C16/44 ,  B32B37/14 ,  H01L21/28

CPC分类号： H01L24/14 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/742 ,  H01L24/81 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/05011 ,  H01L2224/05015 ,  H01L2224/05017 ,  H01L2224/05558 ,  H01L2224/056 ,  H01L2224/1146 ,  H01L2224/13012 ,  H01L2224/13013 ,  H01L2224/13014 ,  H01L2224/13015 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/141 ,  H01L2224/14142 ,  H01L2224/16057 ,  H01L2224/17051 ,  H01L2224/81211 ,  H01L2224/814 ,  H01L2224/81801 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/3512 ,  H01L2924/00015 ,  H01L2924/00014 ,  H01L2924/00012

摘要： Pillars having a directed compliance geometry are arranged to couple a semiconductor die to a substrate. The direction of maximum compliance of each pillar may be aligned with the direction of maximum stress caused by unequal thermal expansion and contraction of the semiconductor die and substrate. Pillars may be designed and constructed with various shapes having particular compliance characteristics and particular directions of maximum compliance. The shape and orientation of the pillars may be selected as a function of their location on a die to accommodate the direction and magnitude of stress at their location. A method includes fabricating pillars with particular shapes by patterning to increase surface of materials upon which the pillar is plated or deposited.

摘要翻译： 具有定向柔性几何形状的支柱布置成将半导体管芯耦合到衬底。 每个支柱的最大顺应性的方向可以与由半导体管芯和衬底的不等的热膨胀和收缩引起的最大应力的方向一致。 支柱可以被设计和构造成各种形状，具有特定的顺应特性和最大顺应性的特定方向。 可以选择支柱的形状和取向作为它们在模具上的位置的函数，以适应其位置处的应力的方向和大小。 一种方法包括通过图案化来制造具有特定形状的柱，以增加柱被镀或沉积的材料的表面。

公开(公告)号：US08324066B2

公开(公告)日：2012-12-04

申请号：US13279570

申请日：2011-10-24

申请人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Matthew Nowak

发明人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Matthew Nowak

IPC分类号： H01L21/20

CPC分类号： H01L27/0617 ,  H01L23/481 ,  H01L23/5223 ,  H01L23/5227 ,  H01L27/0688 ,  H01L28/10 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for manufacturing a semiconductor device includes fabricating an active layer on a first side of a semiconductor substrate. The method also includes fabricating a metal layer on a second side of the semiconductor substrate. The metal layer includes a passive device embedded within the metal layer. The passive device can electrically couple to the active layer with through vias.

摘要翻译： 一种制造半导体器件的方法包括在半导体衬底的第一侧上制造有源层。 该方法还包括在半导体衬底的第二侧上制造金属层。 金属层包括嵌入金属层内的无源器件。 无源器件可以通过通孔电耦合到有源层。

公开(公告)号：US08227708B2

公开(公告)日：2012-07-24

申请号：US12637104

申请日：2009-12-14

申请人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Ming-Chu King

发明人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Ming-Chu King

IPC分类号： H05K1/11

CPC分类号： H01L23/552 ,  H01L23/14 ,  H01L23/49827 ,  H01L23/645 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6622 ,  H01L2223/6638 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0222 ,  H05K1/0245 ,  H05K3/4602 ,  H05K3/4644 ,  H05K2201/09809 ,  Y10T29/49117 ,  H01L2924/00

摘要： A system of via structures disposed in a substrate. The system includes a first via structure that comprises an outer conductive layer, an inner insulating layer, and an inner conductive layer disposed in the substrate. The outer conductive layer separates the inner insulating layer and the substrate and the inner insulating layer separates the inner conductive layer and the outer conductive layer. A first signal of a first complementary pair passes through the inner conductive layer and a second signal of the first complementary pair passes through the outer conductive layer. In different embodiments, a method of forming a via structure in an electronic substrate is provided.

摘要翻译： 设置在基板中的通孔结构的系统。 该系统包括第一通孔结构，其包括外导电层，内绝缘层和设置在基板中的内导电层。 外部导电层分离内部绝缘层和基板，内部绝缘层分离内部导电层和外部导电层。 第一互补对的第一信号通过内导电层，第一互补对的第二信号通过外导电层。 在不同的实施例中，提供了一种在电子衬底中形成通孔结构的方法。

公开(公告)号：US20120154333A1

公开(公告)日：2012-06-21

申请号：US13404526

申请日：2012-02-24

申请人： Shiqun Gu ,  Matthew Nowak

发明人： Shiqun Gu ,  Matthew Nowak

IPC分类号： G06F3/045

CPC分类号： G06F3/0412 ,  G06F3/044

摘要： A micro-electro-mechanical systems (MEMS) pixel for display and touch position sensing includes a substrate and a capacitive element. The capacitive element includes one or more pixels having a first conductive platelet above the substrate, and a second conductive platelet above and spaced apart from the first conductive platelet, the two platelets forming the capacitive element. A connection to each platelet provides for applying a voltage, wherein the platelet separation changes according to the applied voltage. A transparent dielectric plate, spaced apart from and positioned opposite the substrate, covers the at least one pixel. A capacitance sensing circuit attached to the connection to each platelet of the pixel senses changes in capacitance not resulting from the applied voltage.

摘要翻译： 用于显示和触摸位置感测的微电子机械系统（MEMS）像素包括基板和电容元件。 电容元件包括一个或多个像素，其具有在衬底上方的第一导电片，以及在第一导电片上方并与第一导电片形成间隔开的第二导电片，所述两片片形成电容元件。 与每个血小板的连接提供施加电压，其中血小板分离根据所施加的电压而改变。 与衬底间隔开并与衬底相对设置的透明电介质板覆盖至少一个像素。 附接到与像素的每个血小板的连接的电容感测电路感测不是由施加电压引起的电容变化。

公开(公告)号：US20120054455A1

公开(公告)日：2012-03-01

申请号：US12872458

申请日：2010-08-31

申请人： Feng Wang ,  Shiqun Gu ,  Jonghae Kim ,  Matthew Michael Nowak

发明人： Feng Wang ,  Shiqun Gu ,  Jonghae Kim ,  Matthew Michael Nowak

IPC分类号： G06F12/06

CPC分类号： G06F13/1647 ,  G06F12/0607

摘要： A non-uniform interleaving scheme in a multiple channel DRAM system comprises associating memory data with a memory address, associating address zones to predetermined ranges of memory addresses and associating predetermined interleaving granularities with the address zones. Memory data is interleaved across two or more memory channels such that a predetermined interleaving granularity is applied to each address zone.

摘要翻译： 多通道DRAM系统中的非均匀交织方案包括将存储器数据与存储器地址相关联，将地址区域与预定范围的存储器地址相关联，并将预定的交织粒度与地址区域相关联。 存储器数据在两个或更多个存储器通道之间交错，使得预定的交织粒度被应用于每个地址区。

公开(公告)号：US20110320698A1

公开(公告)日：2011-12-29

申请号：US12823515

申请日：2010-06-25

申请人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

发明人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

IPC分类号： G06F12/00

CPC分类号： G06F13/1663

摘要： A multi-channel multi-port memory is disclosed. In a particular embodiment, the multi-channel memory includes a plurality of channels responsive to a plurality of memory controllers. The multi-channel memory may also include a first multi-port multi-bank structure accessible to a first set of the plurality of channels and a second multi-port multi-bank structure accessible to a second set of the plurality of channels.

摘要翻译： 公开了一种多通道多端口存储器。 在特定实施例中，多通道存储器包括响应于多个存储器控制器的多个通道。 多通道存储器还可以包括可由第一组多个通道访问的第一多端口多存储体结构和可由第二组多个通道访问的第二多端口多存储体结构。

公开(公告)号：US20110193211A1

公开(公告)日：2011-08-11

申请号：US12701201

申请日：2010-02-05

申请人： Arvind Chandrasekaran ,  Shiqun Gu ,  Urmi Ray

发明人： Arvind Chandrasekaran ,  Shiqun Gu ,  Urmi Ray

IPC分类号： H01L23/538 ,  H01L21/56 ,  H01L21/60

CPC分类号： H01L23/3142 ,  H01L21/563 ,  H01L23/293 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3192 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05022 ,  H01L2224/05147 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73203 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

摘要： A surface preparation method for improved adhesion in an electronic package system. The method of improving adhesion in the electronic package system includes depositing a passivation layer on a bonding surface and roughening at least a portion of the passivation layer. A coating material is deposited on the passivation layer. The bonding surface can be part of a semiconductor or package substrate. The roughening process can be performed by a chemical or mechanical process. In another embodiment, an electronic package system includes a bonding surface of a semiconductor or package substrate. A passivation layer is deposited on the bonding surface and a portion of the passivation layer is roughened for improved adhesion. A coating material is deposited on the roughened portion of the passivation layer.

摘要翻译： 一种用于改善电子封装系统中的附着力的表面处理方法。 提高电子封装系统中的附着力的方法包括在接合表面上沉积钝化层并使钝化层的至少一部分变粗糙。 在钝化层上沉积涂层材料。 接合表面可以是半导体或封装衬底的一部分。 粗化工艺可以通过化学或机械工艺进行。 在另一个实施例中，电子封装系统包括半导体或封装衬底的接合表面。 钝化层沉积在接合表面上，钝化层的一部分被粗糙化以提高粘附力。 在钝化层的粗糙化部分上沉积涂层材料。

公开(公告)号：US20100327433A1

公开(公告)日：2010-12-30

申请号：US12491568

申请日：2009-06-25

申请人： Fifin Sweeney ,  Mario Francisco Velez ,  Yuancheng Christopher Pan ,  Shiqun Gu

发明人： Fifin Sweeney ,  Mario Francisco Velez ,  Yuancheng Christopher Pan ,  Shiqun Gu

IPC分类号： H01L23/34 ,  H01L23/02 ,  H01L21/00

CPC分类号： H01L23/642 ,  H01G4/33 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L25/0657 ,  H01L2224/0554 ,  H01L2224/05548 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： An integrated circuit package includes a decoupling capacitor. The integrated circuit package also includes a packaging substrate. The decoupling capacitor is at least partially embedded in the packaging substrate. The integrated circuit package further includes a die mounted to the packaging substrate. The die is coupled to the decoupling capacitor. The die receiving substantially instantaneous current from the decoupling capacitor.

摘要翻译： 集成电路封装包括去耦电容器。 集成电路封装还包括封装基板。 去耦电容器至少部分地嵌入在封装衬底中。 集成电路封装还包括安装到封装衬底的管芯。 管芯耦合到去耦电容器。 芯片从去耦电容器接收基本上瞬时的电流。

公开(公告)号：US20100206842A1

公开(公告)日：2010-08-19

申请号：US12372942

申请日：2009-02-18

申请人： Shiqun Gu

发明人： Shiqun Gu

IPC分类号： B44C1/22

CPC分类号： H01L21/7682 ,  H01L21/31144

摘要： An air gap pattern is created for backend of line (BEOL) interconnects. The method includes designing a nano-island pattern, and etching through the designed nano-island pattern to create at least one air gap between wire connects.

摘要翻译： 为后端线（BEOL）互连创建气隙图案。 该方法包括设计纳米岛图案，并且通过设计的纳米岛图案进行蚀刻以在线连接之间产生至少一个气隙。

公开(公告)号：US20100127937A1

公开(公告)日：2010-05-27

申请号：US12277447

申请日：2008-11-25

申请人： Arvind Chandrasekaran ,  Kenneth Kaskoun ,  Shiqun Gu

发明人： Arvind Chandrasekaran ,  Kenneth Kaskoun ,  Shiqun Gu

IPC分类号： H01Q1/36 ,  H01Q23/00 ,  H01P11/00 ,  H01L21/00

CPC分类号： H01Q1/2283 ,  G06K19/07775 ,  G06K19/07779 ,  H01L23/481 ,  H01L23/585 ,  H01L23/645 ,  H01L23/66 ,  H01L25/0657 ,  H01L28/10 ,  H01L2223/6677 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/19015 ,  H01Q7/00 ,  Y10T29/49016 ,  H01L2924/00

摘要： An antenna structure is integrated in a semiconductor chip. The antenna structure is formed by at least one of: a) one or more through-silicon vias (TSVs), and b) one or more crack stop structures. In certain embodiments, the antenna structure includes an antenna element formed by the TSVs. The antenna structure may further include a directional element formed by the crack stop structure. In certain other embodiments, the antenna structure includes an antenna element formed by the crack stop structure, and the antenna structure may further include a directional element formed by the TSVs.

摘要翻译： 天线结构集成在半导体芯片中。 天线结构由以下至少一种形成：a）一个或多个穿硅通孔（TSV），以及b）一个或多个裂纹停止结构。 在某些实施例中，天线结构包括由TSV形成的天线元件。 天线结构还可以包括由裂纹停止结构形成的方向元件。 在某些其他实施例中，天线结构包括由裂缝停止结构形成的天线元件，并且天线结构还可以包括由TSV形成的定向元件。