公开(公告)号：US08004072B2

公开(公告)日：2011-08-23

申请号：US12252244

申请日：2008-10-15

申请人： Harry Hedler ,  Juergen Grafe ,  Steffen Kroehnert

发明人： Harry Hedler ,  Juergen Grafe ,  Steffen Kroehnert

IPC分类号： H01L23/495

CPC分类号： H01L23/49816 ,  H01L23/3114 ,  H01L24/19 ,  H01L24/48 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/20 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48464 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/92 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01055 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15173 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2224/83 ,  H01L2224/81 ,  H01L2224/82 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

摘要： Packaging systems and methods for semiconductor devices are disclosed. In one embodiment, a packaging system includes a first plate having a first coefficient of thermal expansion (CTE). An integrated circuit is mountable to the first plate. The packaging system includes a second plate coupleable over the first plate over the integrated circuit. The second plate has a second CTE that is substantially a same CTE as the first CTE. A plurality of solder balls is coupleable to the first plate or the second plate and to the integrated circuit.

摘要翻译： 公开了用于半导体器件的封装系统和方法。 在一个实施例中，包装系统包括具有第一热膨胀系数（CTE）的第一板。 集成电路可安装到第一板。 该封装系统包括可跨接在集成电路上的第一板上的第二板。 第二板具有与第一CTE基本相同的CTE的第二CTE。 多个焊球可耦合到第一板或第二板和集成电路。

公开(公告)号：US07928590B2

公开(公告)日：2011-04-19

申请号：US11464784

申请日：2006-08-15

申请人： Andreas Wolter ,  Harry Hedler ,  Matthias Georgi

发明人： Andreas Wolter ,  Harry Hedler ,  Matthias Georgi

IPC分类号： H01L23/29

CPC分类号： H01L25/0657 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012

摘要： Integrated circuit assembly including a die stack assembly having a heat dissipation device thermally coupled to a lateral of surface the die stack assembly. The die stack assembly includes a plurality integrated circuits placed on each other. In another embodiment a heat dissipation device comprising an encapsulant is thermally coupled to and surrounds a die stack assembly that includes a plurality of integrated circuits placed on each other. At least one heat conducting intermediate layer between integrated circuits is thermally coupled to the heat dissipation device.

摘要翻译： 集成电路组件包括具有散热装置的管芯堆叠组件，所述散热装置热耦合到模具堆叠组件的表面侧面。 模具堆叠组件包括彼此放置的多个集成电路。 在另一个实施例中，包括密封剂的散热装置热耦合到并包围包括彼此放置的多个集成电路的管芯堆叠组件。 集成电路之间的至少一个导热中间层热耦合到散热装置。

公开(公告)号：US07884488B2

公开(公告)日：2011-02-08

申请号：US12113352

申请日：2008-05-01

申请人： Harry Hedler

发明人： Harry Hedler

IPC分类号： H01L23/48 ,  H01L21/00

CPC分类号： H01L25/0657 ,  H01L22/32 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/10 ,  H01L24/13 ,  H01L24/48 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/4807 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48132 ,  H01L2224/48227 ,  H01L2224/48453 ,  H01L2224/48465 ,  H01L2225/0651 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  Y10S977/723 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

摘要： A structure and method of forming low cost bond pads is described. In one embodiment, the invention includes depositing an insulating layer over a last metal line of a substrate and forming an opening in the insulating layer. A colloid is printed over the insulating layer and fills the opening in the insulating layer. A conductive via and bond pads are formed by heating the colloid.

摘要翻译： 描述了形成低成本接合焊盘的结构和方法。 在一个实施例中，本发明包括在衬底的最后金属线上沉积绝缘层并在绝缘层中形成开口。 将胶体印刷在绝缘层上并填充绝缘层中的开口。 通过加热胶体形成导电通孔和接合焊盘。

公开(公告)号：US07829380B2

公开(公告)日：2010-11-09

申请号：US11589986

申请日：2006-10-31

申请人： Roland Irsigler ,  Harry Hedler

发明人： Roland Irsigler ,  Harry Hedler

IPC分类号： H01L21/00

CPC分类号： H01L21/563 ,  H01L24/11 ,  H01L24/12 ,  H01L24/742 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/0558 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/10126 ,  H01L2224/1131 ,  H01L2224/1147 ,  H01L2224/11472 ,  H01L2224/11474 ,  H01L2224/1148 ,  H01L2224/1191 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/1312 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/1357 ,  H01L2224/73203 ,  H01L2224/81194 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/01083 ,  H01L2224/13099

摘要： A method of forming flip chip bumps includes forming a plurality of metallization pads on a die. In another step, a structured layer having pores is formed on the die and metallization pads where the pads on the die are exposed through the pores. In yet another step, the die is transferred to a chamber having a liquid metal bath. In another step, a first pressure is created within the chamber followed by dipping the die in the liquid metal bath. In another step, a second pressure is created within the chamber such that liquid metal fills portions of the pores thereby forming metal pillars connected to the pads.

摘要翻译： 形成倒装芯片凸块的方法包括在管芯上形成多个金属化焊盘。 在另一步骤中，在管芯和金属化焊盘上形成具有孔的结构化层，其中管芯上的焊盘通过孔暴露。 在另一步骤中，将模具转移到具有液态金属浴的室。 在另一步骤中，在腔室内产生第一压力，然后将模具浸入液态金属浴中。 在另一步骤中，在室内产生第二压力，使得液体金属填充孔的部分，从而形成连接到焊盘的金属柱。

公开(公告)号：US20100013101A1

公开(公告)日：2010-01-21

申请号：US12175726

申请日：2008-07-18

申请人： Harry Hedler ,  Roland Irsigler

发明人： Harry Hedler ,  Roland Irsigler

IPC分类号： H01L23/52

CPC分类号： H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/19 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16 ,  H01L2224/20 ,  H01L2224/211 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/8203 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/19103 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/00

摘要： A multichip module assembly includes a chipset of at least two chips. The chips have active sides, rear sides and chip contacts on their active sides adjacent each other and are embedded in a polymer matrix in a symmetrical manner relating to the top and the bottom surface of the chipset. Chip contacts are electrically connected by through polymer connectors that each extend from a chip contact to a surface of the polymer matrix. A film wiring line is arranged on a side of the polymer matrix for electrical connection of two through polymer connectors of two chips or a through polymer connector with an interconnect element arranged on a side of the polymer matrix.

摘要翻译： 多芯片模块组件包括至少两个芯片的芯片组。 这些芯片在其相互相邻的主动侧具有主动侧面，后侧和芯片触点，并且以与芯片组的顶表面和底表面相对称的对称方式嵌入聚合物基体中。 芯片触点通过聚合物连接器电连接，每个聚合物连接器从芯片接触延伸到聚合物基体的表面。 在聚合物基体的一侧设置膜布线，用于将两个芯片的两个通过聚合物连接器或通过聚合物连接器与布置在聚合物基体侧面的互连元件电连接。

公开(公告)号：US07646090B2

公开(公告)日：2010-01-12

申请号：US11364770

申请日：2006-02-28

申请人： Harry Hedler ,  Roland Irsigler ,  Thorsten Meyer

发明人： Harry Hedler ,  Roland Irsigler ,  Thorsten Meyer

IPC分类号： H01L23/04 ,  H01L23/12 ,  H01L23/053 ,  H01L23/48

CPC分类号： H01L23/3114 ,  H01L23/293 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05548 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01019 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/05599

摘要： The present invention provides a semiconductor module having: a semiconductor device (10) having a contact device (11) for making electrical contact with a connection device (17; 20) via a rewiring device (15, 15′, 15″); and a carrier device (12, 13, 14) for mechanically coupling the semiconductor device (10) to a connection device (17), the carrier device (12, 13, 14) having a gradient between a first modulus of elasticity at the semiconductor device (10) and a second, higher modulus of elasticity at the connection device (17; 20). The present invention likewise provides a method for producing a semiconductor module.

摘要翻译： 本发明提供一种半导体模块，其具有：半导体装置（10），具有经由重新布线装置（15,15'，15“）与连接装置（17; 20）电接触的接触装置（11） 以及用于将所述半导体器件（10）机械地耦合到连接装置（17）的载体装置（12,13,14），所述载体装置（12,13,14）具有在所述半导体的第一弹性模量之间的梯度 装置（10）和在连接装置（17; 20）处的第二较高弹性模量。 本发明同样提供一种制造半导体模块的方法。

公开(公告)号：US20090273097A1

公开(公告)日：2009-11-05

申请号：US12113352

申请日：2008-05-01

申请人： Harry Hedler

发明人： Harry Hedler

IPC分类号： H01L21/768 ,  H01L23/48

CPC分类号： H01L25/0657 ,  H01L22/32 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/10 ,  H01L24/13 ,  H01L24/48 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/4807 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48132 ,  H01L2224/48227 ,  H01L2224/48453 ,  H01L2224/48465 ,  H01L2225/0651 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  Y10S977/723 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

摘要： A structure and method of forming low cost bond pads is described. In one embodiment, the invention includes depositing an insulating layer over a last metal line of a substrate and forming an opening in the insulating layer. A colloid is printed over the insulating layer and fills the opening in the insulating layer. A conductive via and bond pads are formed by heating the colloid.

摘要翻译： 描述了形成低成本接合焊盘的结构和方法。 在一个实施例中，本发明包括在衬底的最后金属线上沉积绝缘层并在绝缘层中形成开口。 将胶体印刷在绝缘层上并填充绝缘层中的开口。 通过加热胶体形成导电通路和接合焊盘。

公开(公告)号：US20090256258A1

公开(公告)日：2009-10-15

申请号：US12101501

申请日：2008-04-11

申请人： Franz Kreupl ,  Harry Hedler

发明人： Franz Kreupl ,  Harry Hedler

IPC分类号： H01L23/48 ,  H01L21/44

CPC分类号： H01L23/481 ,  H01L21/6835 ,  H01L21/76898 ,  H01L24/11 ,  H01L24/12 ,  H01L25/0657 ,  H01L2221/68372 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/13025 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2224/2518 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2224/05552

摘要： An integrated circuit with a substrate with a lower and an upper surface is described. A via extends between the upper and the lower surface of the substrate. The via contains a conductive filling material that comprises carbon.

摘要翻译： 描述了具有下表面和上表面的基底的集成电路。 通孔延伸在基板的上表面和下表面之间。 通孔含有包含碳的导电填充材料。

公开(公告)号：US20090212438A1

公开(公告)日：2009-08-27

申请号：US12037403

申请日：2008-02-26

申请人： Franz Kreupl ,  Harry Hedler

发明人： Franz Kreupl ,  Harry Hedler

IPC分类号： H01L23/522 ,  H01L21/768

CPC分类号： H01L21/76898 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49827 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2924/014

摘要： A semiconductor substrate for an integrated circuit device comprises at least one insulating substrate region being formed of a cohesive insulating material. The insulating substrate region includes at least two conductive vias extending at least between a first surface and a second surface of the insulating substrate region.

摘要翻译： 一种用于集成电路器件的半导体衬底包括至少一个绝缘衬底区域，由绝缘材料制成。 绝缘衬底区域包括至少两个至少在绝缘衬底区域的第一表面和第二表面之间延伸的导电通路。

公开(公告)号：US20090212420A1

公开(公告)日：2009-08-27

申请号：US12035645

申请日：2008-02-22

申请人： Harry Hedler ,  Roland Irsigler ,  Andreas Wolter

发明人： Harry Hedler ,  Roland Irsigler ,  Andreas Wolter

IPC分类号： H01L23/48 ,  H01L21/56

CPC分类号： H01L23/3128 ,  H01L21/56 ,  H01L21/6835 ,  H01L23/5389 ,  H01L25/50 ,  H01L2221/68377 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/82039 ,  H01L2224/92144 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/19105 ,  H01L2924/30105

摘要： Fabricating an integrated circuit device includes providing a semiconductor substrate comprising a first surface and a sec-ond surface, forming a wiring layer on the first surface of the semiconductor substrate, providing a circuit chip, and arranging the circuit chip on the wiring layer of the semi-conductor substrate. The fabricating further includes forming an embedding layer on the wiring layer and on the circuit chip, the embedding layer encapsulating the circuit chip, thinning the semiconductor substrate at the second surface after forming the embedding layer, and forming a conductive via in the semiconductor substrate being electrically coupled to the wiring layer and exposed at the second surface of the semiconductor substrate. Moreover, an integrated circuit de-vice is described.

摘要翻译： 制造集成电路器件包括提供包括第一表面和第二表面的半导体衬底，在半导体衬底的第一表面上形成布线层，提供电路芯片，并将电路芯片布置在 半导体衬底。 所述制造还包括在布线层和电路芯片上形成嵌入层，所述嵌入层封装所述电路芯片，在形成所述嵌入层之后使所述第二表面上的所述半导体衬底变薄，并且在所述半导体衬底中形成导电通孔， 电耦合到布线层并暴露在半导体基板的第二表面。 此外，还描述了集成电路设备。