公开(公告)号：US06717270B1

公开(公告)日：2004-04-06

申请号：US10409766

申请日：2003-04-09

申请人： Harold A. Downey ,  Susan H. Downey ,  James W. Miller

发明人： Harold A. Downey ,  Susan H. Downey ,  James W. Miller

IPC分类号： H01L2348

CPC分类号： H01L23/5286 ,  H01L23/50 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05093 ,  H01L2224/05554 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48233 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2224/45099 ,  H01L2924/00

摘要： An integrated circuit die includes an input/output (I/O) cell. The I/O cell includes active I/O circuitry in a substrate, a plurality of metal interconnect layers, an insulating layer, a first pad, and a second pad. The plurality of metal interconnect layers are formed over the substrate. The insulating layer is formed over the plurality of metal interconnect layers. The second pad is formed over the insulating layer and positioned directly over at least two metal structures in a final metal layer of the plurality of interconnect layers. The pad is selectively coupled to one of at least two metal structures by at least one opening in the insulating layer.

摘要翻译： 集成电路管芯包括输入/​​输出（I / O）单元。 I / O单元包括衬底中的有源I / O电路，多个金属互连层，绝缘层，第一衬垫和第二衬垫。 多个金属互连层形成在衬底上。 绝缘层形成在多个金属互连层上。 第二焊盘形成在绝缘层上并且直接位于多个互连层的最终金属层中的至少两个金属结构上。 衬垫通过绝缘层中的至少一个开口选择性地耦合到至少两个金属结构中的一个。

公开(公告)号：US07241636B2

公开(公告)日：2007-07-10

申请号：US11033008

申请日：2005-01-11

申请人： Kevin J. Hess ,  Susan H. Downey ,  James W. Miller ,  Cheng Choi Yong

发明人： Kevin J. Hess ,  Susan H. Downey ,  James W. Miller ,  Cheng Choi Yong

IPC分类号： G01R31/26 ,  H01L21/66

CPC分类号： H01L24/05 ,  H01L23/522 ,  H01L23/53214 ,  H01L23/53228 ,  H01L24/03 ,  H01L2224/05624 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014

摘要： A method provides an interconnect structure having enhanced structural support when underlying functional metal layers are insulated with a low modulus dielectric. A first metal layer having a plurality of openings overlies the substrate. A first electrically insulating layer overlies the first metal layer. A second metal layer overlies the first electrically insulating layer, the second metal layer having a plurality of openings. An interconnect pad that defines an interconnect pad area overlies the second metal layer. At least a certain amount of the openings in the two metal layers are aligned to improve structural strength of the interconnect structure. The amount of alignment may differ depending upon the application and materials used. A bond wire connection or conductive bump may be used with the interconnect structure.

摘要翻译： 当底层功能性金属层与低模量电介质绝缘时，一种方法提供具有增强的结构支撑的互连结构。 具有多个开口的第一金属层覆盖在基板上。 第一电绝缘层覆盖在第一金属层上。 第二金属层覆盖在第一电绝缘层上，第二金属层具有多个开口。 限定互连焊盘区域的互连焊盘覆盖在第二金属层上。 两个金属层中的至少一定量的开口对齐以提高互连结构的结构强度。 取决于使用的应用和材料，对齐量可能会有所不同。 接合线连接或导电凸块可以与互连结构一起使用。

公开(公告)号：US06614091B1

公开(公告)日：2003-09-02

申请号：US10097059

申请日：2002-03-13

申请人： Susan H. Downey ,  James W. Miller ,  Geoffrey B. Hall

发明人： Susan H. Downey ,  James W. Miller ,  Geoffrey B. Hall

IPC分类号： H01L2900

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05558 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06135 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2924/01004

摘要： An integrated circuit (50) has a wire bond pad (53). The wire bond pad (53) is formed on a passivation layer (18) over active circuitry (26) and/or electrical interconnect layers (24) of the integrated circuit (50). The wire bond pad (53) is connected to a plurality of final metal layer portions (51, 52). The plurality of final metal layer portions (51, 52) are formed in a final interconnect layer of the interconnect layers (24). In one embodiment, the bond pad (53) is formed from aluminum and the final metal layer pads are formed from copper. The wire bond pad (53) allows routing of conductors in a final metal layer (21) directly underlying the bond pad (53), thus allowing the surface area of the semiconductor die to be reduced.

摘要翻译： 集成电路（50）具有引线接合焊盘（53）。 引线接合焊盘（53）在集成电路（50）的有源电路（26）和/或电互连层（24）之上的钝化层（18）上形成。 引线接合焊盘（53）连接到多个最终金属层部分（51,52）。 多个最终金属层部分（51,52）形成在互连层（24）的最终互连层中。 在一个实施例中，接合焊盘（53）由铝形成，并且最终的金属层焊盘由铜形成。 引线接合焊盘（53）允许在直接位于接合焊盘（53）下方的最终金属层（21）中导体导体，从而允许半导体管芯的表面积减小。

公开(公告)号：US07626276B2

公开(公告)日：2009-12-01

申请号：US11750048

申请日：2007-05-17

申请人： Kevin J. Hess ,  Susan H. Downey ,  James W. Miller ,  Cheng Choi Yong

发明人： Kevin J. Hess ,  Susan H. Downey ,  James W. Miller ,  Cheng Choi Yong

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L24/05 ,  H01L23/522 ,  H01L23/53214 ,  H01L23/53228 ,  H01L24/03 ,  H01L2224/05624 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014

摘要： A method provides an interconnect structure having enhanced structural support when underlying functional metal layers are insulated with a low modulus dielectric. A first metal layer having a plurality of openings overlies the substrate. A first electrically insulating layer overlies the first metal layer. A second metal layer overlies the first electrically insulating layer, the second metal layer having a plurality of openings. An interconnect pad that defines an interconnect pad area overlies the second metal layer. At least a certain amount of the openings in the two metal layers are aligned to improve structural strength of the interconnect structure. The amount of alignment may differ depending upon the application and materials used. A bond wire connection or conductive bump may be used with the interconnect structure.

摘要翻译： 当底层功能性金属层与低模量电介质绝缘时，一种方法提供具有增强的结构支撑的互连结构。 具有多个开口的第一金属层覆盖在基板上。 第一电绝缘层覆盖在第一金属层上。 第二金属层覆盖在第一电绝缘层上，第二金属层具有多个开口。 限定互连焊盘区域的互连焊盘覆盖在第二金属层上。 两个金属层中的至少一定量的开口对齐以提高互连结构的结构强度。 取决于使用的应用和材料，对齐量可能会有所不同。 接合线连接或导电凸块可以与互连结构一起使用。

公开(公告)号：US06846717B2

公开(公告)日：2005-01-25

申请号：US10606674

申请日：2003-06-24

申请人： Susan H. Downey ,  James W. Miller ,  Geoffrey B. Hall

发明人： Susan H. Downey ,  James W. Miller ,  Geoffrey B. Hall

IPC分类号： H01L21/3205 ,  H01L21/60 ,  H01L23/485 ,  H01L23/52 ,  H01L21/76

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05558 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06135 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2924/01004

摘要： An integrated circuit (50) has a wire bond pad (53). The wire bond pad (53) is formed on a passivation layer (18) over active circuitry (26) and/or electrical interconnect layers (24) of the integrated circuit (50). The wire bond pad (53) is connected to a plurality of final metal layer portions (51, 52). The plurality of final metal layer portions (51, 52) are formed in a final interconnect layer of the interconnect layers (24). In one embodiment, the bond pad (53) is formed from aluminum and the final metal layer pads are formed from copper. The wire bond pad (53) allows routing of conductors in a final metal layer (21) directly underlying the bond pad (53), thus allowing the surface area of the semiconductor die to be reduced.

摘要翻译： 集成电路（50）具有引线接合焊盘（53）。 引线接合焊盘（53）在集成电路（50）的有源电路（26）和/或电互连层（24）之上的钝化层（18）上形成。 引线接合焊盘（53）连接到多个最终金属层部分（51,52）。 多个最终金属层部分（51,52）形成在互连层（24）的最终互连层中。 在一个实施例中，接合焊盘（53）由铝形成，并且最终的金属层焊盘由铜形成。 引线接合焊盘（53）允许在直接位于接合焊盘（53）下方的最终金属层（21）中导体导体，从而允许半导体管芯的表面积减小。

公开(公告)号：US08129226B2

公开(公告)日：2012-03-06

申请号：US12599625

申请日：2007-05-10

申请人： James P. Johnston ,  Chu-Chung Lee ,  Tu-Anh N. Tran ,  James W. Miller ,  Kevin J. Hess

发明人： James P. Johnston ,  Chu-Chung Lee ,  Tu-Anh N. Tran ,  James W. Miller ,  Kevin J. Hess

IPC分类号： H01L21/44

CPC分类号： H01L23/49816 ,  H01L23/3128 ,  H01L23/4951 ,  H01L23/49833 ,  H01L23/50 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/91 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/48471 ,  H01L2224/49175 ,  H01L2224/49433 ,  H01L2224/4945 ,  H01L2224/85191 ,  H01L2224/85201 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/15184 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/4554

摘要： A packaging assembly (30), such as a ball grid array package, is formed which distributes power across an interior region of an integrated circuit die (52) by using an encapsulated patterned leadframe conductor (59) that is disposed over the die (52) and bonded to a plurality of bonding pads (45) formed in a BGA carrier substrate (42) and in the interior die region, thereby electrically coupling the interior die region to an externally provided reference voltage.

摘要翻译： 形成诸如球栅阵列封装的封装组件（30），其通过使用设置在模具（52）上的封装的图案化引线框导体（59）来分布跨集成电路管芯（52）的内部区域的电力 ）并且接合到形成在BGA载体衬底（42）中的多个接合焊盘（45）和内部管芯区域中，从而将内部管芯区域电连接到外部提供的参考电压。

公开(公告)号：US20110020133A1

公开(公告)日：2011-01-27

申请号：US12897048

申请日：2010-10-04

申请人： James W. Miller

发明人： James W. Miller

IPC分类号： F03D1/00

CPC分类号： F03D1/0658 ,  F03D1/0608 ,  F05B2240/30 ,  Y02E10/721 ,  Y02E10/726

摘要： A pair of airfoil blades having a longitudinal axis coincident with one another. Each blade is bent at the center on the plane of the chord. Each blade has an airfoil tip blade placed at the outer most trailing edge. The blades are affixed by their root ends to opposite ends of a torsion shaft. The blade chords are offset from one another, which defines a blade pitch angle. The torsion shaft is journaled perpendicular through a driveshaft, whereas the rotation of the blades can transfer through the torsion shaft to the driveshaft and cause the driveshaft to turn, eliminating the need for a hub. The blades are adapted to pivot along with the torsion shaft. The blades lie in substantially the same plane, and are adapted for rotation in a plane orthogonal to the longitudinal axis of the driveshaft. Each blade has an airfoil shaped fluid gate valve disposed on the leading edge.

摘要翻译： 一对具有彼此重合的纵轴的翼型叶片。 每个叶片在和弦平面上的中心弯曲。 每个叶片具有放置在最外侧最后缘的翼型末端叶片。 叶片的根端固定在扭转轴的相对端。 叶片和弦彼此偏移，这限定了叶片桨距角。 扭转轴通过驱动轴垂直地轴向旋转，而叶片的旋转可以通过扭转轴传递到驱动轴，并使驱动轴转动，从而无需轮毂。 叶片适于与扭转轴一起枢转。 叶片位于基本上相同的平面中，并且适于在与驱动轴的纵向轴线正交的平面中旋转。 每个叶片具有设置在前缘上的翼型流体闸阀。

公开(公告)号：US07817387B2

公开(公告)日：2010-10-19

申请号：US11971591

申请日：2008-01-09

申请人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

发明人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

IPC分类号： H02H9/00 ,  H01L23/62

CPC分类号： H01L27/0285 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrostatic discharge (ESD) protected circuit is coupled to a power supply voltage rail and includes a multiple independent gate field effect transistor (MIGFET), a pre-driver, and a hot gate bias circuit. The MIGFET has a source/drain path coupled between an output pad and the power supply voltage rail and has a first gate terminal and a second gate terminal. The pre-driver circuit has an output. The hot gate bias circuit is coupled to the first gate terminal of the MIGFET, and the output of the pre-driver circuit is coupled to the second gate terminal of the MIGFET. The hot gate bias circuit is configured to apply a bias voltage to the first gate terminal of the MIGFET during an ESD event that increases the breakdown voltage of the MIGFET so as to better withstand the ESD event.

摘要翻译： 静电放电（ESD）保护电路耦合到电源电压轨，并包括多个独立的栅极场效应晶体管（MIGFET），预驱动器和热门偏置电路。 MIGFET具有耦合在输出焊盘和电源电压轨之间的源/漏路径，并且具有第一栅极端子和第二栅极端子。 预驱动电路有一个输出。 热门偏置电路耦合到MIGFET的第一栅极端子，并且预驱动器电路的输出耦合到MIGFET的第二栅极端子。 热门偏置电路被配置为在ESD事件期间向MIGFET的第一栅极端施加偏置电压，这增加了MIGFET的击穿电压，以便更好地承受ESD事件。

公开(公告)号：US07808117B2

公开(公告)日：2010-10-05

申请号：US11383653

申请日：2006-05-16

申请人： Nhat D. Vo ,  Tu-Anh N. Tran ,  Burton J. Carpenter ,  Dae Y. Hong ,  James W. Miller ,  Kendall D. Phillips

发明人： Nhat D. Vo ,  Tu-Anh N. Tran ,  Burton J. Carpenter ,  Dae Y. Hong ,  James W. Miller ,  Kendall D. Phillips

IPC分类号： H01L23/48

CPC分类号： H01L24/06 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/4943 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01079 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00014

摘要： A pad (20) is electrically connected to a first I/O cell (14) while also physically overlying active circuitry of a second I/O cell (16). Note that although the pad (20) overlies the second I/O cell (16), the pad (20) is not electrically connected to the I/O cell (16). Such a pattern may be replicated in any desired manner so that the I/O cells (e.g. 300-310) may have a finer pitch than the corresponding pads (320-324 and 330-335). In addition, the size of the pads may be increased (e.g. pad 131 may be bigger than pad 130) while the width “c” of the I/O cells (132-135) does not have to be increased. Such a pattern (e.g. 500) may be arranged so that the area required in one or more dimensions may be minimized.

摘要翻译： 垫（20）电连接到第一I / O单元（14），同时物理地覆盖第二I / O单元（16）的有源电路。 注意，虽然焊盘（20）覆盖第二I / O单元（16），但是焊盘（20）不与I / O单元（16）电连接。 这样的图案可以以任何期望的方式复制，使得I / O单元（例如300-310）可以具有比相应的垫（320-324和330-335）更细的间距。 此外，可以增加焊盘的尺寸（例如焊盘131可能大于焊盘130），而不必增加I / O单元（132-135）的宽度“c”。 这种图案（例如500）可以被布置成使得在一个或多个维度中所需的区域可以被最小化。

公开(公告)号：US07777998B2

公开(公告)日：2010-08-17

申请号：US11852396

申请日：2007-09-10

申请人： Michael A. Stockinger ,  Michael G. Khazhinsky ,  James W. Miller

发明人： Michael A. Stockinger ,  Michael G. Khazhinsky ,  James W. Miller

IPC分类号： H02H9/00

CPC分类号： H01L27/0251 ,  H01L27/0292

摘要： Circuitry on integrated circuits usually includes protection against electrostatic discharge (ESD) events. A second ESD current path may be provided in addition to a first ESD current path for shunting ESD current away from circuitry to be protected during an ESD event. In addition to the standard power and ground buses used to provide power and ground voltages to the protected circuitry, one or more extra power and/or ground buses and associated circuitry may be added for improved ESD protection.

摘要翻译： 集成电路的电路通常包括防静电放电（ESD）事件。 除了第一ESD电流路径之外，还可以提供第二ESD电流路径，用于在ESD事件期间使ESD电流远离待保护的电路。 除了用于向受保护电路提供电源和接地电压的标准电源和接地总线之外，可以添加一个或多个额外的电源和/或接地总线以及相关联的电路以改善ESD保护。