公开(公告)号：WO2004112094A2

公开(公告)日：2004-12-23

申请号：PCT/US2004017864

申请日：2004-06-07

Applicant: FREESCALE SEMICONDUCTOR INC ,  WENZEL ROBERT J ,  HARPER PETER R

Inventor： WENZEL ROBERT J ,  HARPER PETER R

IPC: H01L23/485 ,  H01L23/49 ,  H01L23/498 ,  H01L23/50 ,  H01L23/66 ,  H01L

CPC classification number: H01L24/06 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/66 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2223/6611 ,  H01L2223/6616 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05001 ,  H01L2224/05082 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/06136 ,  H01L2224/0616 ,  H01L2224/06163 ,  H01L2224/32145 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/4554 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48092 ,  H01L2224/48095 ,  H01L2224/4813 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48195 ,  H01L2224/48227 ,  H01L2224/48229 ,  H01L2224/48233 ,  H01L2224/48235 ,  H01L2224/4824 ,  H01L2224/48247 ,  H01L2224/48455 ,  H01L2224/48465 ,  H01L2224/48601 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48655 ,  H01L2224/48701 ,  H01L2224/48724 ,  H01L2224/48744 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2224/48801 ,  H01L2224/48824 ,  H01L2224/48844 ,  H01L2224/48847 ,  H01L2224/48855 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/49052 ,  H01L2224/49096 ,  H01L2224/49097 ,  H01L2224/4912 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/49174 ,  H01L2224/49175 ,  H01L2224/49179 ,  H01L2224/49431 ,  H01L2224/854 ,  H01L2224/85401 ,  H01L2224/85424 ,  H01L2224/85444 ,  H01L2224/85447 ,  H01L2224/85455 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/013 ,  H01L2924/00013

Abstract: Closely-spaced bonding wires may be used in a variety of different packaging applications to achieve improved electrical performance. In one embodiment, two adjacent bonding wires within a wire grouping are closely-spaced if a separation distance D between the two adjacent wires is met for at least 50 percent of the length of the shorter of the two adjacent wires. In one embodiment, the separation distance D is at most two times a diameter of the wire having the larger diameter of the two adjacent wires. In another embodiment, the separation distance D is at most three times a wire-to-wire pitch between the two adjacent wires. Each wire grouping may include two of more closely-spaced wires. Wire groupings of closely-spaced bonding wires may be used to form, for example, power-signal-ground triplets, signal-ground pairs, signal-power pairs, or differential signal pairs or triplets.

Abstract translation: 紧密间隔的接合线可用于各种不同的包装应用中，以实现改进的电气性能。 在一个实施例中，如果两条相邻导线之间的间隔距离D达到两条相邻导线中较短的长度的至少50％，则导线组内的两个相邻接合线是紧密间隔的。 在一个实施例中，分离距离D为具有两个相邻线的较大直径的线的直径的至多两倍。 在另一个实施例中，分离距离D至少为两条相邻线之间的线对线间距的三倍。 每个线分组可以包括两个更紧密间隔的导线。 紧密间隔的接合线的电线组可以用于形成例如功率 - 信号 - 接地三联体，信号 - 接地对，信号 - 功率对或差分信号对或三元组。

公开(公告)号：WO2016089844A1

公开(公告)日：2016-06-09

申请号：PCT/US2015/063151

申请日：2015-12-01

Applicant: INVENSAS CORPORATION

Inventor： GAO, Guilian ,  UZOH, Cyprian, Emeka ,  WOYCHIK, Charles, G. ,  SHENG, Hong ,  SITARAM, Arkalgud, R. ,  WANG, Liang ,  AGRAWAL, Akash ,  KATKAR, Rajesh

IPC: H01L23/31 ,  H01L21/48

CPC classification number: H01L23/5385 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/147 ,  H01L23/15 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/08 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68331 ,  H01L2224/0401 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/08225 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32105 ,  H01L2224/32106 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48101 ,  H01L2224/48105 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/49097 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: Die (110) and/or undiced wafers and/or multichip modules (MCMs) are attached on top of an interposer (120) or some other structure (e.g. another integrated circuit) and are covered by an encapsulant (160). Then the interposer is thinned from below. Before encapsulation, a layer (410) more rigid than the encapsulant is formed on the interposer around the die to reduce or eliminate interposer dishing between the die when the interposer is thinned by a mechanical process (e.g. CMP). Other features are also provided.

Abstract translation: 模具（110）和/或未开封的晶片和/或多芯片模块（MCM）被附接在插入器（120）或一些其它结构（例如另一集成电路）的顶部上并被密封剂（160）覆盖。 然后插入器从下面变薄。 在封装之前，在封装周围的插入件周围形成比密封剂更刚性的层（410），以通过机械工艺（例如CMP）来减小或消除插入件在裸片间的凹陷。 还提供其他功能。

公开(公告)号：WO2013153742A1

公开(公告)日：2013-10-17

申请号：PCT/JP2013/001618

申请日：2013-03-12

Applicant: パナソニック株式会社

Inventor： 木下　智博 ,  高橋　英治 ,  小松　直樹 ,  瓜生　一英

IPC: H01L25/065 ,  H01L23/12 ,  H01L25/07 ,  H01L25/18 ,  H01L27/10

CPC classification number: H01L25/18 ,  H01L23/49838 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/19 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L25/0657 ,  H01L2223/6677 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05553 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/06135 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48096 ,  H01L2224/48106 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49051 ,  H01L2224/49097 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81193 ,  H01L2224/92125 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/10162 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/3011 ,  H01L2924/3025 ,  H04N5/775 ,  H04N21/42607 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: 　半導体装置は、第１半導体チップと、第１半導体チップ上にチップ・オン・チップ接続された第２半導体チップとを備え、第２半導体チップの上面に垂直な方向から見た場合、第２半導体チップの外形は、第１半導体チップの外形よりも大きく、第１半導体チップの上面には複数の第１半導体チップ電極端子が設けられており、複数の第１半導体チップ電極端子は、第２半導体チップで覆われた１又は複数の第１遮蔽端子と、第２半導体チップで覆われていない１又は複数の第１開放端子とを含む。

Abstract translation: 该半导体器件设置有通过片上芯片连接连接在第一半导体芯片上的第一半导体芯片和第二半导体芯片。 当从垂直于第二半导体芯片的上表面的方向观察半导体器件时，第二半导体芯片的外形大于第一半导体芯片的外形。 在第一半导体芯片的上表面上设置有多个第一半导体芯片电极端子，第一半导体芯片电极端子包括被第二半导体芯片覆盖的一个或多个第一屏蔽端子， 多个第一开放端子，其不被第二半导体芯片覆盖。