公开(公告)号：WO2017083230A1

公开(公告)日：2017-05-18

申请号：PCT/US2016/060841

申请日：2016-11-07

申请人： INVENSAS CORPORATION

发明人： SUN, Zhuowen ,  CHEN, Yong ,  BANG, Kyong-Mo

IPC分类号： G11C11/408 ,  G11C5/06 ,  G11C8/18 ,  G11C11/409 ,  H01L23/02 ,  H01L23/64 ,  H01L25/065 ,  H01L25/18

CPC分类号： G11C11/4087 ,  G11C5/063 ,  G11C8/18 ,  G11C11/409 ,  H01L23/02 ,  H01L23/3128 ,  H01L23/64 ,  H01L25/0652 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05548 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00

摘要： A microelectronic assembly can include an address bus comprising a plurality of signal conductors each passing sequentially through first, second, third, and fourth connection regions, and first and second microelectronic packages. The first microelectronic package can include first and second microelectronic elements, and the second microelectronic package can include third and fourth microelectronic elements. Each microelectronic element can be electrically coupled to the address bus via the respective connection region. An electrical characteristic between the first and second connection regions can be within a same tolerance of the electrical characteristic between the second and third connection regions.

摘要翻译： 微电子组件可以包括地址总线，该地址总线包括顺序地通过第一，第二，第三和第四连接区域以及第一和第二微电子封装的多个信号导体。 第一微电子封装可以包括第一微电子元件和第二微电子元件，并且第二微电子封装可以包括第三微电子元件和第四微电子元件。 每个微电子元件可以经由相应的连接区域电耦合到地址总线。 第一和第二连接区域之间的电特性可以在第二和第三连接区域之间的电特性的相同公差内。

公开(公告)号：WO2016004238A1

公开(公告)日：2016-01-07

申请号：PCT/US2015/038880

申请日：2015-07-01

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

发明人： MASUMOTO, Mutsumi

IPC分类号： H01L23/538 ,  H01L21/56

CPC分类号： H01L23/3171 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3114 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/19 ,  H01L24/83 ,  H01L24/97 ,  H01L2224/02379 ,  H01L2224/03334 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/1181 ,  H01L2224/11825 ,  H01L2224/11826 ,  H01L2224/13639 ,  H01L2224/13644 ,  H01L2224/13647 ,  H01L2224/13666 ,  H01L2224/1367 ,  H01L2224/13671 ,  H01L2224/1368 ,  H01L2224/13681 ,  H01L2224/13684 ,  H01L2224/8385 ,  H01L2224/8389 ,  H01L2224/96 ,  H01L2924/10253 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2224/19 ,  H01L2924/00014

摘要： In a method of fabricating packaged semiconductor devices in panel format, a flat panel sheet as a carrier (100) is dimensioned for a set of contiguous chips and includes a stiff substrate (101) of an insulating plate, and a tape (102) having a surface layer (110) of a first adhesive releasable at elevated temperatures, a core base film (111), and a bottom layer (112) with a second adhesive attached to the substrate (101). The method includes attaching a set onto the first adhesive layer, the chip terminals having terminals with metal bumps facing away from the first adhesive layer. Also, the method includes laminating a compliant insulating material to fill gaps between the bumps and to form an insulating frame surrounding the set, grinding lamination material to expose the bumps, plasma-cleaning, and sputtering at least one layer of metal.

摘要翻译： 在以面板形式制造封装的半导体器件的方法中，作为载体（100）的平板片的尺寸设计成用于一组连续的芯片，并且包括绝缘板的刚性衬底（101）和具有绝缘板的刚性衬底（101）的带（102） 在升高的温度下可释放的第一粘合剂的表面层（110），芯基膜（111）和底层（112），第二粘合剂附着到基底（101）上。 所述方法包括将组件附接到第一粘合剂层上，所述芯片端子具有端子，金属凸块背离第一粘合剂层。 此外，该方法包括层压柔性绝缘材料以填充凸块之间的间隙，并且形成围绕该组合的研磨层压材料以暴露凸块，等离子体清洁和溅射至少一层金属的绝缘框架。

公开(公告)号：WO2015029004A1

公开(公告)日：2015-03-05

申请号：PCT/IL2013/050730

申请日：2013-08-28

申请人： QUBEICON LTD. ,  PODVAL, Shimon

发明人： PODVAL, Shimon

IPC分类号： H01L25/00

CPC分类号： H01L23/13 ,  H01L23/49838 ,  H01L23/49855 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/06135 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48464 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48472 ,  H01L2224/49113 ,  H01L2224/49177 ,  H01L2224/73265 ,  H01L2224/81203 ,  H01L2224/81205 ,  H01L2224/81385 ,  H01L2924/00014 ,  H01L2924/15162 ,  H01L2924/15192 ,  H05K1/0204 ,  H05K1/117 ,  H05K1/141 ,  H05K3/3415 ,  H05K3/3442 ,  H05K2201/041 ,  H05K2201/09063 ,  H05K2201/09154 ,  H05K2201/09163 ,  H05K2201/0939 ,  H05K2201/09472 ,  Y02P70/613 ,  H01L2924/014 ,  H01L2224/32225 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

摘要： A submount for connecting a semiconductor device to an external circuit, the submount comprising: a planar substrate formed from an insulating material and having relatively narrow edge surfaces and first and second relatively large face surfaces; at least one recess formed along an edge surface; a layer of a conducting material formed on a surface of each of the at least one recess; a first plurality of soldering pads on the first face surface configured to make electrical contact with a semiconductor device; and electrically conducting connections each of which electrically connects a soldering pad in the first plurality of soldering pads to the layer of conducting material of a recess of the at least one recess.

摘要翻译： 一种用于将半导体器件连接到外部电路的基座，所述基座包括：平面基板，由绝缘材料形成并且具有相对窄的边缘表面和第一和第二相对较大的表面; 沿着边缘表面形成的至少一个凹部; 形成在所述至少一个凹部中的每一个的表面上的导电材料层; 所述第一表面上的第一多个焊盘被配置为与半导体器件电接触; 以及导电连接，每个导电连接将所述第一多个焊盘中的焊盘电连接到所述至少一个凹部的凹部的导电材料层。

公开(公告)号：WO2014156921A1

公开(公告)日：2014-10-02

申请号：PCT/JP2014/057671

申请日：2014-03-20

申请人： ピーエスフォー ルクスコ エスエイアールエル ,  宇佐美 宣丞

发明人： 宇佐美　宣丞

IPC分类号： H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H05K1/0271 ,  H01L21/561 ,  H01L23/16 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/06135 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/85207 ,  H01L2224/8592 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H05K1/181 ,  H05K2201/10515 ,  H05K2201/2009 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00014

摘要： 　本発明の課題は、半導体チップを積層した場合でも、反りを抑制可能な構造の半導体装置を提供することにある。本発明の半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面上に搭載された第１半導体チップ２０３と、第１半導体チップ２０３の一部の面が露出して露出面２１０ａ、２１０ｂを構成するように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、露出面２１０ａ、２１０ｂ上に搭載された反り調整部材としてのシリコン基板２１１ａ、２１１ｂと、第１半導体チップ２０３、第２半導体チップ２０５、シリコン基板２１１ａ、２１１ｂを覆うように、配線基板２０１上に形成された封止体２２０を有している。

摘要翻译： 本发明的目的是提供一种即使在层叠半导体芯片的情况下也能够抑制翘曲的结构的半导体装置。 根据本发明的半导体器件（200）包括：布线基板（201）; 第一半导体芯片（203），其安装在所述布线基板（201）的一个表面上; 层叠在所述第一半导体芯片（203）上以形成所述第一半导体芯片（203）的表面部分露出的露出面（210a，210b）的第二半导体芯片（205） 硅基板（211a，211b），其安装在所述露出面（210a，210b）上并用作翘曲控制构件; 以及形成在所述布线基板（201）上以覆盖所述第一半导体芯片（203），所述第二半导体芯片（205）和所述硅基板（211a，211b）的封装体（220）。

公开(公告)号：WO2013035410A1

公开(公告)日：2013-03-14

申请号：PCT/JP2012/065640

申请日：2012-06-19

申请人： 浜松ホトニクス株式会社 ,  池谷 友浩 ,  福井 利之 ,  鈴木 久則 ,  村松 雅治

发明人： 池谷　友浩 ,  福井　利之 ,  鈴木　久則 ,  村松　雅治

IPC分类号： H01L27/14 ,  H01L27/146 ,  H04N5/369

CPC分类号： H01L27/14636 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L27/14618 ,  H01L2224/02373 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05555 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06135 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/49175 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/15151 ,  H01L2924/15192 ,  H01L2924/16195 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： 　固体撮像素子ＩＳ１は、光感応領域３を有する半導体基板１と、半導体基板１の主面１ａ上に配列された複数の第一電極パッド１０と、半導体基板１の主面１ａ上に、複数の第一電極パッド１０が配列された方向に沿う方向に配列された複数の第二電極パッド１２と、複数の第一電極パッド１０と複数の第二電極パッド１２とを１対１に接続する複数の配線１４と、を備えている。複数の配線１４は、複数の第一及び第二電極パッド１０，１２の配列方向に直交する中心線ｌに対して線対称となる位置関係にある第一電極パッド１０と第二電極パッド１２とを接続している。

摘要翻译： 固态摄像元件（IS1）具有：具有感光区域（3）的半导体衬底（1）; 在半导体衬底（1）的主表面（1a）上排列的多个第一电极焊盘（10）; 多个第二电极焊盘（12），其沿着所述第一电极焊盘（10）的排列方向的方向排列，所述第二电极焊盘位于所述半导体衬底（1）的主表面（1a）上， ; 以及多个分别连接第一电极焊盘（10）和第二电极焊盘（12）的布线（14）。 布线（14）彼此连接第一电极焊盘（10）和第二电极焊盘（12），所述第一电极焊盘（10）和第二电极焊盘（12）相对于与中心线（l）成直线相对的位置关系， 第一和第二电极焊盘（10,12）。

公开(公告)号：WO2012061381A2

公开(公告)日：2012-05-10

申请号：PCT/US2011/058779

申请日：2011-11-01

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED ,  MCCARTHY, Robert, F. ,  BEDDINGFIELD, Stanley, C.

发明人： MCCARTHY, Robert, F. ,  BEDDINGFIELD, Stanley, C.

IPC分类号： H01L23/48 ,  H01L21/60 ,  H05K3/46

CPC分类号： H01L23/3114 ,  H01L23/3192 ,  H01L23/525 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/0235 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/05012 ,  H01L2224/05015 ,  H01L2224/05552 ,  H01L2224/05569 ,  H01L2224/0601 ,  H01L2224/06051 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/1401 ,  H01L2224/14135 ,  H01L2224/14136 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01043 ,  H01L2924/01076 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： An integrated circuit (IC) device (300) includes a substrate (305) having a top surface (304) including active circuitry (309) including a plurality of I/O nodes (308), and a plurality of die pads (302) coupled to the plurality of I/O nodes. A first dielectric layer (306) including first dielectric vias (312) is over the plurality of die pads. A redirect layer (RDL) (314) including a plurality of RDL capture pads (318) is coupled to the plurality of die pads over the first dielectric vias. A second dielectric layer (320) including second dielectric vias (322) is over the plurality of RDL capture pads. At least one of the second dielectric vias is a crack arrest via that has a via shape that includes an apex that faces away from a neutral stress point of the IC die and is oriented along a line from the neutral stress point to the crack arrest via to face in a range of ± 30 degrees from the line. Under bump metallization (UBM) pads (324) are coupled to the plurality of RDL capture pads over the second dielectric vias, and metal bonding connectors (326) are on the UBM pads.

摘要翻译： 集成电路（IC）装置（300）包括具有包括多个I / O节点（308）的有源电路（309）和多个管芯焊盘（302）的顶表面（304）的衬底（305） 耦合到多个I / O节点。 包括第一电介质通孔（312）的第一电介质层（306）位于多个管芯焊盘上。 包括多个RDL捕获焊盘（318）的重定向层（RDL）（314）通过第一电介质通孔耦合到多个管芯焊盘。 包括第二电介质通孔（322）的第二电介质层（320）在所述多个RDL捕获垫上。 第二电介质通孔中的至少一个是裂纹阻塞通孔，其具有通孔形状，该通孔形状包括顶点，该顶点背离IC芯片的中性应力点，并且沿着从中性应力点到裂纹停止的线 面对距离线的±30度的范围。 凸块下金属化（UBM）焊盘（324）通过第二电介质通孔耦合到多个RDL捕获焊盘，并且金属焊接连接器（326）在UBM焊盘上。

公开(公告)号：WO2011147695A1

公开(公告)日：2011-12-01

申请号：PCT/EP2011/057777

申请日：2011-05-13

申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  RAY, Sudipta, Kumar ,  PERFECTO, Eric, Daniel ,  FLEISCHMAN, Thomas

发明人： RAY, Sudipta, Kumar ,  PERFECTO, Eric, Daniel ,  FLEISCHMAN, Thomas

IPC分类号： H01L25/065 ,  H01L25/18 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/04 ,  H01L24/05 ,  H01L24/06 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0652 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06051 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/06177 ,  H01L2224/06181 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14051 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06558 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01028 ,  H01L2224/13099 ,  H01L2224/05552 ,  H01L2924/00

摘要： In an apparatus for connecting integrated circuit devices, a plurality of primary electrically conductive contacts and a plurality of primary electrically conductive pillars are electrically coupled to a primary integrated circuit device. The plurality of primary electrically conductive contacts form a pattern corresponding to secondary electrically conductive contacts disposed on one or more secondary integrated circuit devices. The plurality of primary electrically conductive pillars extends away from the primary integrated circuit device. The plurality of primary electrically conductive pillars forms a pattern that corresponds to substrate electrically conductive contacts that are disposed on a substrate. The plurality of primary electrically conductive pillars and associated connecting material provide a standoff height between the primary integrated circuit device and the substrate that is greater than or equal to a height of the one or more secondary integrated circuit devices.

摘要翻译： 在用于连接集成电路器件的装置中，多个初级导电触头和多个初级导电柱电耦合到初级集成电路器件。 多个初级导电触点形成对应于设置在一个或多个次级集成电路器件上的次级导电触点的图案。 多个主导电支柱远离主集成电路装置延伸。 多个主导电柱形成对应于设置在基板上的基板导电触点的图案。 多个初级导电柱和相关联的连接材料提供主集成电路器件和衬底之间的间隔高度，其大于或等于一个或多个次级集成电路器件的高度。

公开(公告)号：WO2008021575A2

公开(公告)日：2008-02-21

申请号：PCT/US2007/018521

申请日：2007-08-16

申请人： TESSERA, INC. ,  MOHAMMED, Ilyas ,  HABA, Belgacem ,  MORAN, Sean ,  WANG, Wei-shun ,  CHAU, Ellis ,  WADE, Christopher

发明人： MOHAMMED, Ilyas ,  HABA, Belgacem ,  MORAN, Sean ,  WANG, Wei-shun ,  CHAU, Ellis ,  WADE, Christopher

IPC分类号： H01L25/065 ,  H01L25/10 ,  H01L23/31

CPC分类号： H01L25/105 ,  H01L23/3121 ,  H01L23/3157 ,  H01L23/49811 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/06135 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/49 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06582 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00011

摘要： A microelectronic package includes a lower unit 110A having a lower unit substrate with conductive features and a top and bottom surface 64, 66. The lower unit 110A includes., one or more lower unit chips 112A, 132A overlying the top surface 64 of the lower unit substrate 62 that are electrically connected to the conductive features 68 of the lower unit substrate 62. The microelectronic package also includes an upper unit 110 including an upper unit substrate having conductive features, top and bottom surfaces and a hole extending between such top and bottom surfaces. The upper unit further includes one or more upper unit chips 112, 132 overlying the top surface of the upper unit substrate and electrically connected to the conductive features 141 of the upper unit substrate by connections extending within the hole 76.

摘要翻译： 微电子封装包括具有导电特征的下部单元基板和顶部和底部表面64,66的下部单元110A。下部单元110A包括覆盖下部单元110的顶表面64的一个或多个下部单元芯片112A，132A 单元基板62，其电连接到下单元基板62的导电特征部68.微电子封装还包括上单元110，上单元110包括具有导电特征的上单元基板，顶表面和底表面以及在该顶部和底部之间延伸的孔 表面。 上部单元还包括一个或多个上部单元芯片112,132，其覆盖在上部单元基板的顶表面上，并且通过在孔76内延伸的连接电连接到上部单元基板的导电特征141。

公开(公告)号：WO2006064831A1

公开(公告)日：2006-06-22

申请号：PCT/JP2005/022931

申请日：2005-12-14

申请人： 松下電器産業株式会社 ,  北江 孝史 ,  辛島 靖治 ,  平野 浩一 ,  小島 俊之 ,  中谷 誠一 ,  小松 慎五 ,  山下 嘉久

发明人： 北江 孝史 ,  辛島 靖治 ,  平野 浩一 ,  小島 俊之 ,  中谷 誠一 ,  小松 慎五 ,  山下 嘉久

IPC分类号： H01L21/60 ,  H01B1/22

CPC分类号： H05K3/323 ,  H01L21/6835 ,  H01L23/49838 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/11001 ,  H01L2224/11003 ,  H01L2224/1141 ,  H01L2224/11502 ,  H01L2224/11522 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/16058 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/165 ,  H01L2224/2741 ,  H01L2224/27436 ,  H01L2224/29101 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29291 ,  H01L2224/293 ,  H01L2224/29311 ,  H01L2224/29313 ,  H01L2224/29316 ,  H01L2224/73204 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83097 ,  H01L2224/83192 ,  H01L2224/832 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/8388 ,  H01L2224/83886 ,  H01L2224/83887 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01009 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01056 ,  H01L2924/01061 ,  H01L2924/01065 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1579 ,  H01L2924/381 ,  H01L2924/3841 ,  H05K3/3436 ,  H05K2201/10674 ,  H05K2201/10977 ,  H05K2203/083 ,  H05K2203/087 ,  Y02P70/613 ,  H01L2924/00011 ,  H01L2924/066 ,  H01L2924/06 ,  H01L2924/0695 ,  H01L2924/062 ,  H01L2924/0615 ,  H01L2924/068 ,  H01L2924/0705 ,  H01L2924/0675 ,  H01L2924/07001 ,  H01L2924/0103 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01083 ,  H01L2924/00015 ,  H01L2924/00 ,  H01L2924/00014

摘要： A resin composition for flip-chip packaging suitable for flip-chip packaging of high productivity and high reliability and applicable to flip-chip packaging of next generation LSI contains a convection additive (12) boiling when resin (13) is heated. When the resin (13) is heated, metal particles melt in the resin and the boiling convection additive (12) convects through the resin. When the resin (13) supplied between a circuit board (10) and a semiconductor chip (20) is heated, and the metal particles melted in the resin (13) self gather between the circuit board (10) and the terminals (11, 21) of the semiconductor chip (20), a joint (22) for connecting the terminals electrically is formed and then the semiconductor chip (20) is secured to the circuit board (10) by curing the resin (13) thus obtaining a flip-chip package.

摘要翻译： 适用于高生产率和高可靠性的倒装芯片封装的适用于下一代LSI的倒装芯片封装的倒装芯片封装用树脂组合物含有当树脂（13）加热时沸腾的对流添加剂（12）。 当加热树脂（13）时，金属颗粒在树脂中熔化，沸腾对流添加剂（12）通过树脂对流。 当提供在电路板（10）和半导体芯片（20）之间的树脂（13）被加热，并且在树脂（13）中熔化的金属颗粒自身聚集在电路板（10）和端子（11， 21），形成用于连接端子的接头（22），然后通过固化树脂（13）将半导体芯片（20）固定到电路板（10），从而获得翻转 芯片封装

公开(公告)号：WO2018110417A1

公开(公告)日：2018-06-21

申请号：PCT/JP2017/043975

申请日：2017-12-07

申请人： 株式会社新川

发明人： 関根　直希 ,  田中　清貴 ,  田村　一成 ,  長島　康雄

IPC分类号： H01L21/60 ,  H01L21/607

CPC分类号： H01L24/78 ,  H01L24/00 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L2224/05554 ,  H01L2224/06135 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48472 ,  H01L2224/49175 ,  H01L2224/78301 ,  H01L2224/78801 ,  H01L2224/78821 ,  H01L2224/78901 ,  H01L2224/8503 ,  H01L2224/85205 ,  H01L2224/859 ,  H01L2924/00014 ,  H01L2224/05599

摘要： 【課題】基板側を要因とする接合状態の不良を精度よく検出することができるボンディング装置、及びボンディング方法を提供する。 【解決手段】ワイヤボンディング装置１は、半導体チップの電極であるパッド１０１に対して上下に駆動し、先端から延出したワイヤＷをパッド１０１に押し付けるキャピラリ３３と、キャピラリ３３から延出したワイヤＷとパッド１０１との接触を検出し、ワイヤＷをパッド１０１に押し付けた接触高さからの移動量を測定する高さ測定手段５３と、ワイヤＷとパッド１０１との接触から接合完了までの予め定められた接合タイマ５５を有し、接合タイマ５５の期間内に移動量が所定の値にならない場合にワイヤＷとパッド１０１との接合状態を不良と判断する不良検出手段５４とを備える。