公开(公告)号：US08847369B2

公开(公告)日：2014-09-30

申请号：US13554839

申请日：2012-07-20

申请人： Ming-Chih Yew ,  Wen-Yi Lin ,  Jiun Yi Wu ,  Po-Yao Lin

发明人： Ming-Chih Yew ,  Wen-Yi Lin ,  Jiun Yi Wu ,  Po-Yao Lin

IPC分类号： H01L23/495 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L21/44 ,  H05K1/11 ,  H05K3/02 ,  H05K3/10

CPC分类号： H01L23/49811 ,  H01L21/563 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/3142 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/562 ,  H01L24/16 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/10152 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/26175 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00011 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H05K1/0271 ,  H05K2201/0989 ,  Y10T29/49155 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/16225 ,  H01L2924/00 ,  H01L2224/81805

摘要： Packaging structures and methods for semiconductor devices are disclosed. In one embodiment, a substrate for packaging a semiconductor device includes a core substrate, an insulating material disposed over the core substrate, and conductive lines disposed in the insulating material. Contact pads are disposed over the insulating material and the conductive lines. The contact pads are disposed in an integrated circuit mounting region of the core substrate. A solder mask define (SMD) material is disposed over the insulating material. Portions of the contact pads are exposed through openings in the SMD material. A stress-relief structure (SRS) is disposed in the SMD material proximate the contact pads. The SRS is disposed entirely in the integrated circuit mounting region of the core substrate.

摘要翻译： 公开了用于半导体器件的封装结构和方法。 在一个实施例中，用于封装半导体器件的衬底包括芯衬底，设置在芯衬底上的绝缘材料以及设置在绝缘材料中的导线。 接触垫设置在绝缘材料和导电线之上。 接触垫设置在芯基板的集成电路安装区域中。 在绝缘材料上设置焊接掩模限定（SMD）材料。 接触垫的一部分通过SMD材料的开口露出。 应力消除结构（SRS）被布置在靠近接触垫的SMD材料中。 SRS完全设置在芯基板的集成电路安装区域中。

公开(公告)号：US20100008620A1

公开(公告)日：2010-01-14

申请号：US12170570

申请日：2008-07-10

申请人： Shih-Cheng Chang ,  Jin-Lien Lin ,  Kuo-Ching Hsu ,  Kai-Ming Ching ,  Jiun Yi Wu ,  Yen-Huei Chen

发明人： Shih-Cheng Chang ,  Jin-Lien Lin ,  Kuo-Ching Hsu ,  Kai-Ming Ching ,  Jiun Yi Wu ,  Yen-Huei Chen

IPC分类号： G02B6/12

CPC分类号： G02B6/43 ,  G06F1/105

摘要： An integrated circuit structure includes a semiconductor chip including a front surface and a back surface; a via extending from the back surface of the semiconductor chip into the semiconductor chip, wherein the via is light transparent; and a photon detector in the semiconductor chip and exposed to the via.

摘要翻译： 集成电路结构包括：包括前表面和后表面的半导体芯片; 从半导体芯片的背面延伸到半导体芯片的通孔，其中所述通孔是透光的; 和半导体芯片中的光子检测器，并暴露于通孔。

公开(公告)号：US08946888B2

公开(公告)日：2015-02-03

申请号：US13250606

申请日：2011-09-30

申请人： Wen-Yi Lin ,  Ming-Chih Yew ,  Po-Yao Lin ,  Jing Ruei Lu ,  Jiun Yi Wu

发明人： Wen-Yi Lin ,  Ming-Chih Yew ,  Po-Yao Lin ,  Jing Ruei Lu ,  Jiun Yi Wu

IPC分类号： H01L23/10 ,  H01L25/10 ,  H01L23/36 ,  H01L23/367 ,  H01L23/42 ,  H01L23/498 ,  H01L23/00

CPC分类号： H01L25/50 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/3677 ,  H01L23/42 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/105 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/17519 ,  H01L2224/291 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A package on packaging structure provides for improved thermal conduction and mechanical strength by the introduction of a sold thermal coupler between the first and second packages. The first package has a first substrate and through vias through the first substrate. A first set of conductive elements is aligned with and coupled to the through vias of the first substrate. A solid thermal coupler is coupled to the first set of conductive elements and to a die of the second package. A second set of conductive elements is coupled to the die and a bottom substrate is coupled to the second set of conductive elements. The thermal coupler may be, e.g., an interposer, a heat spreader, or a thermal conductive layer.

摘要翻译： 包装结构上的包装通过在第一和第二包装之间引入销售的热耦合器来提供改善的热传导和机械强度。 第一封装具有第一衬底和穿过第一衬底的通孔。 第一组导电元件与第一衬底的通孔对准并耦合到第一衬底的通孔。 固体热耦合器耦合到第一组导电元件和第二封装的管芯。 第二组导电元件耦合到管芯，并且底部衬底耦合到第二组导电元件。 热耦合器可以是例如插入件，散热器或导热层。

公开(公告)号：US20130168856A1

公开(公告)日：2013-07-04

申请号：US13493862

申请日：2012-06-11

申请人： Tsung-Ding Wang ,  Ming-Chung Sung ,  Jiun Yi Wu ,  Chien-Hsun Lee ,  Mirng-Ji Lii

发明人： Tsung-Ding Wang ,  Ming-Chung Sung ,  Jiun Yi Wu ,  Chien-Hsun Lee ,  Mirng-Ji Lii

IPC分类号： H01L23/498 ,  H01L21/56

CPC分类号： H01L21/563 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15321 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00012

摘要： Package on package (PoP) devices and methods of packaging semiconductor dies are disclosed. A PoP device includes a bottom packaged die having solder balls disposed on the top surface thereof and a top packaged die having metal stud bumps disposed on a bottom surface thereof. The metal stud bumps include a bump region and a tail region coupled to the bump region. Each metal stud bump on the top packaged die is coupled to one of the solder balls on the bottom packaged die.

摘要翻译： 封装封装（PoP）器件和封装半导体管芯的方法被公开。 PoP器件包括底部封装的芯片，其具有设置在其顶表面上的焊球，以及顶部封装的管芯，其具有设置在其底表面上的金属突起凸块。 金属柱凸起包括凸起区域和耦合到凸起区域的尾部区域。 顶部封装模具上的每个金属柱形凸块与底部封装模具上的一个焊球相连。

公开(公告)号：US20110101526A1

公开(公告)日：2011-05-05

申请号：US12619468

申请日：2009-11-16

申请人： Ching-Wen Hsiao ,  Jiun Yi Wu ,  Ru-Ying Huang ,  Chen-Shien Chen

发明人： Ching-Wen Hsiao ,  Jiun Yi Wu ,  Ru-Ying Huang ,  Chen-Shien Chen

IPC分类号： H01L23/52 ,  H01L23/538

CPC分类号： H01L23/49816 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13084 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H05K3/3436 ,  H05K3/3463 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00

摘要： An integrated circuit structure includes a first work piece and a second work piece. The first work piece includes a semiconductor substrate, and a copper bump over the semiconductor substrate. The second work piece includes a bond pad. A solder is between and adjoining the first work piece and the second work piece, wherein the solder electrically connects the copper bump to the bond pad. The solder includes palladium.

摘要翻译： 集成电路结构包括第一工件和第二工件。 第一工件包括半导体衬底和半导体衬底上的铜凸块。 第二工件包括接合垫。 焊料在第一工件和第二工件之间并相邻，其中焊料将铜凸块电连接到接合焊盘。 焊料包括钯。

公开(公告)号：US09935038B2

公开(公告)日：2018-04-03

申请号：US13444649

申请日：2012-04-11

申请人： Tsung-Ding Wang ,  Hung-Jen Lin ,  Jiun Yi Wu ,  Mirng-Ji Lii ,  Chien-Hsun Lee

发明人： Tsung-Ding Wang ,  Hung-Jen Lin ,  Jiun Yi Wu ,  Mirng-Ji Lii ,  Chien-Hsun Lee

IPC分类号： H01L23/482 ,  H01L23/00 ,  H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L21/56

CPC分类号： H01L23/4824 ,  H01L21/563 ,  H01L23/488 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/528 ,  H01L24/05 ,  H01L24/09 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/16056 ,  H01L2224/16146 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81385 ,  H01L2224/81424 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00

摘要： Semiconductor devices packages and methods are disclosed. In one embodiment, a package for a semiconductor device includes a substrate and a contact pad disposed on a first surface of the substrate. The contact pad has a first side and a second side opposite the first side. A conductive trace is coupled to the first side of the contact pad, and an extension of the conductive trace is coupled to the second side of the contact pad. A plurality of bond pads is disposed on a second surface of the substrate.

公开(公告)号：US08946072B2

公开(公告)日：2015-02-03

申请号：US13536905

申请日：2012-06-28

申请人： Jiun Yi Wu

发明人： Jiun Yi Wu

IPC分类号： H01L21/60 ,  H01L23/488

CPC分类号： H01L24/17 ,  H01L21/563 ,  H01L23/147 ,  H01L23/3121 ,  H01L23/3157 ,  H01L23/481 ,  H01L23/5384 ,  H01L23/5385 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/17051 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81805 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/172 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

摘要： Mechanisms of forming a package on package (PoP) package by using an interposer and an no-reflow underfill (NUF) layer are provided. The interposer frame improves the form factor of the package, enables the reduction in the pitch of the bonding structures. The NUF layer enables a semiconductor die and an interposer frame be bonded to a substrate by utilizing the heat on the connectors of the semiconductor die and on the connectors of the interposer frame for bonding. The heat provided by the semiconductor die and the interposer frame also transforms the NUF layer into an underfill. PoP structures formed by using the interposer frame and the NUF layer improve yield and have better reliability performance.

摘要翻译： 提供了通过使用插入器和无回流底部填充（NUF）层在封装（PoP）封装上形成封装的机制。 插入器框架改善了封装的外形尺寸，能够降低接合结构的间距。 通过利用半导体管芯的连接器上的热量和用于接合的插入器框架的连接器，NUF层能够使半导体管芯和插入器框架结合到衬底。 由半导体管芯和内插器框架提供的热量也将NUF层转变成底部填充物。 通过使用插入框架和NUF层形成的PoP结构提高了产量并具有更好的可靠性性能。

公开(公告)号：US08823180B2

公开(公告)日：2014-09-02

申请号：US13493862

申请日：2012-06-11

申请人： Tsung-Ding Wang ,  Ming-Chung Sung ,  Jiun Yi Wu ,  Chien-Hsiun Lee ,  Mirng-Ji Lii

发明人： Tsung-Ding Wang ,  Ming-Chung Sung ,  Jiun Yi Wu ,  Chien-Hsiun Lee ,  Mirng-Ji Lii

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L21/563 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15321 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00012

摘要： Package on package (PoP) devices and methods of packaging semiconductor dies are disclosed. A PoP device includes a bottom packaged die having solder balls disposed on the top surface thereof and a top packaged die having metal stud bumps disposed on a bottom surface thereof. The metal stud bumps include a bump region and a tail region coupled to the bump region. Each metal stud bump on the top packaged die is coupled to one of the solder balls on the bottom packaged die.

摘要翻译： 封装封装（PoP）器件和封装半导体管芯的方法被公开。 PoP器件包括底部封装的芯片，其具有设置在其顶表面上的焊球，以及顶部封装的管芯，其具有设置在其底表面上的金属突起凸块。 金属柱凸起包括凸起区域和耦合到凸起区域的尾部区域。 顶部封装模具上的每个金属柱形凸块与底部封装模具上的一个焊球相连。

公开(公告)号：US20130270705A1

公开(公告)日：2013-10-17

申请号：US13444649

申请日：2012-04-11

申请人： Tsung-Ding Wang ,  Hung-Jen Lin ,  Jiun Yi Wu ,  Mirng-Ji Lii ,  Chien-Hsun Lee

发明人： Tsung-Ding Wang ,  Hung-Jen Lin ,  Jiun Yi Wu ,  Mirng-Ji Lii ,  Chien-Hsun Lee

IPC分类号： H01L23/48 ,  H01L21/56

CPC分类号： H01L23/4824 ,  H01L21/563 ,  H01L23/488 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/528 ,  H01L24/05 ,  H01L24/09 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/16056 ,  H01L2224/16146 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81385 ,  H01L2224/81424 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00

摘要： Semiconductor devices packages and methods are disclosed. In one embodiment, a package for a semiconductor device includes a substrate and a contact pad disposed on a first surface of the substrate. The contact pad has a first side and a second side opposite the first side. A conductive trace is coupled to the first side of the contact pad, and an extension of the conductive trace is coupled to the second side of the contact pad. A plurality of bond pads is disposed on a second surface of the substrate.

摘要翻译： 公开了半导体器件封装和方法。 在一个实施例中，用于半导体器件的封装包括衬底和设置在衬底的第一表面上的接触焊盘。 接触垫具有与第一侧相对的第一侧和第二侧。 导电迹线耦合到接触焊盘的第一侧，并且导电迹线的延伸部耦合到接触焊盘的第二侧。 多个接合焊盘设置在衬底的第二表面上。

公开(公告)号：US20130181359A1

公开(公告)日：2013-07-18

申请号：US13350499

申请日：2012-01-13

申请人： Jiun Yi Wu

发明人： Jiun Yi Wu

IPC分类号： H01L23/538 ,  H01L21/58

CPC分类号： H01L23/49811 ,  H01L23/3128 ,  H01L23/49805 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49866 ,  H01L23/49894 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/01322 ,  H01L2924/1515 ,  H01L2924/15153 ,  H01L2924/15159 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/00012 ,  H01L2924/00

摘要： Methods and apparatus for thinner package on package (“PoP”) structures. A structure includes a first integrated circuit package including at least one integrated circuit device mounted on a first substrate and a plurality of package on package connectors extending from a bottom surface; and a second integrated circuit package including at least another integrated circuit device mounted on a second substrate and a plurality of lands on an upper surface coupled to the plurality of package on package connectors, and a plurality of external connectors extending from a bottom surface; wherein at least the second substrate is formed of a plurality of layers of laminated dielectric and conductors. In another embodiment a cavity is formed on the bottom surface of the first substrate and a portion of the another integrated circuit extends partially into the cavity. Methods for making the PoP structures are disclosed.

摘要翻译： 用于较薄封装（“PoP”）结构的方法和设备。 一种结构包括第一集成电路封装，其包括安装在第一基板上的至少一个集成电路器件和从底表面延伸的封装连接器上的多个封装; 以及第二集成电路封装，其包括安装在第二基板上的至少另一个集成电路器件和耦合到封装连接器上的多个封装的上表面上的多个焊盘，以及从底表面延伸的多个外部连接器; 其中至少所述第二基板由多层叠层电介质和导体形成。 在另一个实施例中，空腔形成在第一基板的底表面上，并且另一集成电路的一部分部分地延伸到空腔中。 公开了制造PoP结构的方法。