公开(公告)号：CN107564823A

公开(公告)日：2018-01-09

申请号：CN201710454238.5

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈衿良 ,  游济阳 ,  何冠霖 ,  梁裕民

IPC: H01L21/54 ,  H01L21/683 ,  H01L21/02

CPC classification number: H01L23/3736 ,  H01L21/4846 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/3731 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/83 ,  H01L24/97 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2224/29099 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/97 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2224/81 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明的一些实施例揭露一种用于制造半导体结构的方法。所述方法包含：提供上面具有多个裸片的半导体衬底；分注底胶材料及模塑料以填充在所述裸片之下与在所述裸片之间的空间；设置暂时载体在所述裸片上方；薄化所述半导体衬底的厚度；在所述经薄化半导体衬底上执行背侧金属化；移除所述暂时载体；以及附接板材在所述裸片上方。本发明的一些实施例也揭露一种相关的半导体结构。

公开(公告)号：CN118352342A

公开(公告)日：2024-07-16

申请号：CN202410328560.3

申请日：2024-03-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王宗鼎 ,  李建勋 ,  侯上勇 ,  侯皓程 ,  陈衿良

IPC: H01L23/538 ,  H01L21/768

Abstract: 封装结构包括：中介层，包括前侧和与前侧相对的背侧；上部模制结构，位于中介层的前侧上，并且包括上部模制层和位于上部模制层中的半导体管芯；以及下部模制结构，位于中介层的背侧上，并且包括下部模制层和位于下部模制层中的衬底部分，其中，衬底部分包括通过中介层电耦接至半导体管芯的导电层。本申请的实施例还涉及形成封装结构的方法。

公开(公告)号：CN107564823B

公开(公告)日：2021-09-28

申请号：CN201710454238.5

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈衿良 ,  游济阳 ,  何冠霖 ,  梁裕民

IPC: H01L21/54 ,  H01L21/683 ,  H01L21/02

Abstract: 本发明的一些实施例揭露一种用于制造半导体结构的方法。所述方法包含：提供上面具有多个裸片的半导体衬底；分注底胶材料及模塑料以填充在所述裸片之下与在所述裸片之间的空间；设置暂时载体在所述裸片上方；薄化所述半导体衬底的厚度；在所述经薄化半导体衬底上执行背侧金属化；移除所述暂时载体；以及附接板材在所述裸片上方。本发明的一些实施例也揭露一种相关的半导体结构。

公开(公告)号：CN107527901A

公开(公告)日：2017-12-29

申请号：CN201710342284.6

申请日：2017-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  何冠霖 ,  陈衿良 ,  梁裕民

IPC: H01L25/18 ,  H01L23/488 ,  H01L21/98

CPC classification number: H01L25/0655 ,  H01L21/4853 ,  H01L21/4882 ,  H01L21/54 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3142 ,  H01L23/3178 ,  H01L23/36 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15162 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L25/18 ,  H01L24/14 ,  H01L24/17 ,  H01L2224/1703

Abstract: 本发明实施例揭示一种半导体结构，其包含衬底；重布线层RDL，包含放置在所述衬底上方的介电层以及被所述介电层环绕的多个导电件；第一导电柱，放置在所述导电件的一者上方且与其电连接；第二导电柱，放置在所述导电件的一者上方且与其电连接；第一裸片，放置在所述RDL上方且与所述第一导电柱电连接；以及第二裸片，放置在所述RDL上方且与所述第二导电柱电连接，其中所述第二导电柱的高度为基本上大于所述第一导电柱的高度，且所述第一裸片的厚度为基本上大于所述第二裸片的厚度。本发明实施例揭示的半导体结构，其可靠度及性能能够得到有效的改善。

公开(公告)号：CN109659292B

公开(公告)日：2025-01-28

申请号：CN201810031594.0

申请日：2018-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  陈衿良 ,  陈海明 ,  何冠霖 ,  梁裕民

IPC: H01L23/498 ,  H01L23/00

Abstract: 一种集成扇出型封装包括管芯、包封体、重布线结构、多个导电柱、晶种层、及多个导电凸块。所述包封体包封所述管芯。所述重布线结构位于所述管芯及所述包封体上。所述重布线结构与所述管芯电连接且包括依序堆叠的多个介电层以及夹置在所述介电层之间的多个导电图案。距所述管芯最远的所述介电层的杨氏模量高于所述介电层中其余介电层中的每一者的杨氏模量。所述导电图案彼此电连接。所述导电柱设置在所述重布线结构上且与所述重布线结构电连接。所述晶种层位于所述导电柱与所述重布线结构之间。所述导电凸块设置在所述多个导电柱上。

公开(公告)号：CN114121856A

公开(公告)日：2022-03-01

申请号：CN202111361247.2

申请日：2017-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  何冠霖 ,  陈衿良 ,  梁裕民

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L25/065 ,  H01L25/18 ,  H01L21/98 ,  H01L21/56

Abstract: 本发明实施例揭示一种半导体结构及其制造方法。所述半导体结构包含衬底；重布线层RDL，包含放置在所述衬底上方的介电层以及被所述介电层环绕的多个导电件；第一导电柱，放置在所述导电件的一者上方且与其电连接；第二导电柱，放置在所述导电件的一者上方且与其电连接；第一裸片，放置在所述RDL上方且与所述第一导电柱电连接；以及第二裸片，放置在所述RDL上方且与所述第二导电柱电连接，其中所述第二导电柱的高度为基本上大于所述第一导电柱的高度，且所述第一裸片的厚度为基本上大于所述第二裸片的厚度。

公开(公告)号：CN107564846A

公开(公告)日：2018-01-09

申请号：CN201710451130.0

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈衿良 ,  游济阳 ,  何冠霖 ,  梁裕民

IPC: H01L21/683

Abstract: 本揭露涉及一种半导体结构和其制造方法。本揭露提供一种半导体装置。半导体封装装置包含具有第一表面的第一半导体裸片。所述半导体封装装置还包含环绕所述第一半导体裸片的介电材料，其中所述介电材料包括与所述第一表面基本上齐平的表面。所述半导体封装装置另包含覆盖层，覆盖所述第一半导体裸片的所述第一表面与所述介电材料的所述表面。所述覆盖层与切割胶带之间的粘着性小于所述介电材料与所述切割胶带之间的粘着性。

公开(公告)号：CN104733329A

公开(公告)日：2015-06-24

申请号：CN201410068916.0

申请日：2014-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何冠霖 ,  陈衿良 ,  林韦廷 ,  刘育志 ,  林士砚

IPC: H01L21/56 ,  H01L21/50 ,  H01L23/373 ,  H01L25/00 ,  H01L25/16

CPC classification number: H01L21/76251 ,  H01L21/4871 ,  H01L21/4882 ,  H01L21/563 ,  H01L21/6836 ,  H01L23/04 ,  H01L23/16 ,  H01L23/34 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/3737 ,  H01L23/40 ,  H01L23/4012 ,  H01L23/42 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/17181 ,  H01L2224/26175 ,  H01L2224/27312 ,  H01L2224/27334 ,  H01L2224/29109 ,  H01L2224/29124 ,  H01L2224/29139 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/29191 ,  H01L2224/2929 ,  H01L2224/29291 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29355 ,  H01L2224/29387 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32237 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/33181 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81 ,  H01L2224/83104 ,  H01L2224/8321 ,  H01L2224/83424 ,  H01L2224/83447 ,  H01L2224/83493 ,  H01L2224/83862 ,  H01L2224/92122 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/0103 ,  H01L2924/05032 ,  H01L2924/0532 ,  H01L2924/0542 ,  H01L2924/05432 ,  H01L2924/15311 ,  H01L2924/1616 ,  H01L2924/16195 ,  H01L2924/1631 ,  H01L2924/16315 ,  H01L2924/014 ,  H01L2924/0715 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/05442 ,  H01L2924/01006 ,  H01L2224/83 ,  H01L25/50 ,  H01L2924/00

Abstract: 本发明提供了一种用于封装半导体器件的方法和结构。在实施例中，将第一衬底接合至第二衬底，将第二衬底接合至第三衬底。在应用底部填充材料之前将热界面材料放置在第二衬底上。可以将环形件放置在热界面材料上，以及在第二衬底和第三衬底之间分配底部填充材料。通过在放置底部填充材料之前放置热界面材料和环形件，使得底部填充材料不能干扰热界面材料和第二衬底之间的界面，并且热界面材料和环形件可以用作底部填充材料的物理屏障，从而防止溢流。本发明还包括半导体封装结构和工艺。

公开(公告)号：CN109659292A

公开(公告)日：2019-04-19

申请号：CN201810031594.0

申请日：2018-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  陈衿良 ,  陈海明 ,  何冠霖 ,  梁裕民

IPC: H01L23/498 ,  H01L23/00

Abstract: 一种集成扇出型封装包括管芯、包封体、重布线结构、多个导电柱、晶种层、及多个导电凸块。所述包封体包封所述管芯。所述重布线结构位于所述管芯及所述包封体上。所述重布线结构与所述管芯电连接且包括依序堆叠的多个介电层以及夹置在所述介电层之间的多个导电图案。距所述管芯最远的所述介电层的杨氏模量高于所述介电层中其余介电层中的每一者的杨氏模量。所述导电图案彼此电连接。所述导电柱设置在所述重布线结构上且与所述重布线结构电连接。所述晶种层位于所述导电柱与所述重布线结构之间。所述导电凸块设置在所述多个导电柱上。

公开(公告)号：CN104658987B

公开(公告)日：2018-09-11

申请号：CN201410042445.6

申请日：2014-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘育志 ,  林俊成 ,  林韦廷 ,  何冠霖 ,  陈衿良 ,  林士砚

IPC: H01L23/31 ,  H01L21/56

Abstract: 一种半导体器件包括：载具；管芯，包括第一面和第二面；多个第一导电凸块，设置在管芯的第二面和载具之间，管芯倒装接合在载具上；以及成型物，设置在载具上方并环绕管芯，其中，成型物包括设置在管芯的第一面上的凹进部，从而保持第一面的一部分未被成型物覆盖。此外，制造半导体器件的方法包括：提供载具；将管芯倒装接合在载具上；将橡胶材料设置在管芯的第一面上以及管芯的第一面内；以及形成环绕橡胶材料并覆盖载具的成型物。本发明还提供了半导体器件的制造方法。